[发明专利]扩展内存的访问方法、设备以及系统

摘要

本发明实施例公开了一种扩展内存的访问方法、设备以及系统。其中，方法包括：接收计算机的处理器系统串行发送的N+1条内存访问请求，每条内存访问请求中访问地址互不相同且都指向同一物理地址，物理地址为待访问数据在所述扩展内存上的存储地址，N≥1且N为整数；在接收到第一条内存访问请求时，向扩展内存发送读取请求，并向处理器返回特定响应消息；在从扩展内存读取待访问数据的过程中，每接收到一条内存访问请求，在经过内存总线协议规定的时延内，向处理器返回特定响应消息，直到待访问数据被写入数据缓冲器；之后，将待访问数据返回给所述处理器系统。

主权项

1.一种对扩展内存的访问方法，其特征在于，计算机通过内存总线连接到扩展内存系统，所述扩展内存系统包括扩展内存控制器和扩展内存，当所述计算机需要访问存储在所述扩展内存上的待访问数据时，所述方法包括：所述扩展内存控制器接收所述计算机的处理器系统串行发送的N+1条内存访问请求，每条内存访问请求所包含的访问地址互不相同且都指向同一物理地址，所述物理地址为所述待访问数据在所述扩展内存上的存储地址，所述N≥1且N为整数；在接收到所述N+1条内存访问请求中的第一条内存访问请求时，所述扩展内存控制器根据所述第一条内存访问请求携带的访问地址确定所述物理地址，向所述扩展内存发送获取所述待访问数据的读取请求，并向所述处理器系统返回特定响应消息，所述读取请求包含所述物理地址；在接收到所述扩展内存返回的待访问数据之前，每接收到所述N+1条内存访问请求中的第一条内存访问请求之后的内存访问请求，在内存总线协议规定的访问时延内，所述扩展内存控制器向所述处理器系统返回特定响应消息；在接收到所述扩展内存返回的待访问数据后，所述扩展内存控制器将所述待访问数据写入数据缓冲器，并停止向所述处理器系统返回特定响应消息；当再次接收到所述N+1条内存访问请求中的一条内存访问请求时，所述扩展内存控制器从所述数据缓冲器读取所述待访问数据，并返回给所述处理器系统。