[发明专利]一种延缓老化并容忍软错误的集成电路选择性加固方法

摘要

本发明公开了一种延缓老化并容忍软错误的集成电路选择性加固方法，在不影响电路性能的前提下，增加部分额外功耗和面积开销，以及电路设计时少量的计算机仿真运算时间，通过在电路中替换一部分逻辑门，使得电路在闲置处于睡眠状态时能够延缓电路老化，并且在电路工作时能够弱化甚至屏蔽一定宽度的SET瞬态故障脉冲引起的软错误。同时，在电路的老化关键路径和时序关键路径中替换一部分锁存器，使得电路在工作时能对引发软错误的SEU免疫，并且在非关键路径中替换一部分锁存器，使得电路在工作时不但能弱化甚至屏蔽一定宽度的SET瞬态脉冲，而且对SEU免疫，从而达到容忍软错误的目的。

主权项

一种延缓老化并容忍软错误的集成电路选择性加固方法，其特征在于：对基准电路利用计算机进行仿真设计，具体步骤如下：步骤(1)：向所述的计算机输入对所述的基准电路进行测试时用的测试信号拓扑序列；步骤(2)：计算考虑负偏置温度不稳定性NBTI效应的集成电路软错误率，找出发生软错误的逻辑门集合{G_error}和发生软错误的锁存器集合{L_error}，并将所述的发生软错误的逻辑门集合{G_error}和所述的发生软错误的锁存器集合{L_error}的元素按照软错误率的大小从高到低进行排序；步骤(3)：按所述拓扑信号序列访问所述基准电路中老化关键路径上的每一个与非逻辑门，即老化关键逻辑门G_aging，找出直接影响该基准电路时延的所述老化关键逻辑门G_aging；步骤(4)：判断老化关键路径上，所述老化关键逻辑门G_aging的前一个扇入门G₁的输出信号：若：所述前一个扇入门G₁的输出是“0”，则：同一个在输入端增加了睡眠信号的替换门G₁’替换所述前一个扇入门G₁，并记录所有用于替换的逻辑门；若：所述前一个扇入门G₁的输出为“1”，则：放弃替换所述的前一个扇入门G₁；步骤(5)：同一个对PMOS/NMOS晶体管宽度长度等比放大的替换门G_aging’替换老化关键逻辑门G_aging，并记录所有用于替换的逻辑门；步骤(6)：查找所述的老化关键逻辑门G_aging所连接的锁存器集合{L_{aging_sub}}，并判断所述的锁存器集合{L_{aging_sub}}的性质：若：所述的锁存器集合{L_{aging_sub}}中包含已加固的锁存器；则：从所述的锁存器集合{L_{aging_sub}}中剔除已加固的锁存器；步骤(7)：同一个抗单粒子翻转SEU的替换锁存器L_aging’替换该锁存器集合{L_aging}的元素，将该锁存器集合{L_aging}的元素从所述的发生软错误的锁存器集合{L_error}中剔除，并记录所有用于替换的锁存器；步骤(8)：判断该老化关键逻辑门G_aging和发生软错误的逻辑门集合{G_error}的关系：若：该老化关键逻辑门G_aging为发生软错误的逻辑门集合{G_error}的元素；则：从发生软错误的逻辑门集合{G_error}中剔除该老化关键逻辑门G_aging，并访问下一个所述的老化关键逻辑门G_aging；若：该老化关键逻辑门G_aging不为发生软错误的逻辑门集合{G_error}的元素，则：放弃从发生软错误的逻辑门集合{G_error}中剔除该老化关键逻辑门G_aging，并访问下一个所述老化关键逻辑门G_aging；步骤(9)：按所述拓扑信号序列访问所述基准电路中时序关键路径上的且未经门尺寸调整法加固的逻辑门G_timing，找出直接影响该基准电路性能的时序关键逻辑门G_timing；步骤(10)：同一个对PMOS/NMOS晶体管宽度长度等比放大的替换门G_timing’替换时序关键逻辑门G_timing，并记录所有用于替换的逻辑门；步骤(11)：查找所述的时序关键逻辑门G_timing所连接的锁存器集合{L_timing}，并判断所述的锁存器集合{L_timing}的性质：若：所述的锁存器集合{L_timing}中包含已加固的锁存器；则：从所述的锁存器集合{L_timing}中剔除已加固的锁存器；步骤(12)：同一个抗SEU的替换锁存器L_timing’替换锁存器集合{L_timing}的元素，将该锁存器集合{L_timing}的元素从所述的发生软错误的锁存器集合{L_error}中剔除，并记录所有用于替换的锁存器；步骤(13)：判断该时序关键逻辑门G_timing和发生软错误的逻辑门集合{G_error}的关系：若：该时序关键逻辑门G_timing为发生软错误的逻辑门集合{G_error}的元素，则：从发生软错误的逻辑门集合{G_error}中剔除该时序关键逻辑门G_timing，并访问下一个所述的时序关键逻辑门G_timing；若：该时序关键逻辑门G_timing不为发生软错误的逻辑门集合{G_error}的元素，则：放弃从发生软错误的逻辑门集合{G_error}中剔除该时序关键逻辑门G_timing，并访问下一个所述的时序关键逻辑门G_timing；步骤(14)：判断加固效果是否已经达到集成电路设计的可靠性目标：若：加固效果未达到集成电路设计的可靠性目标，则：对软错误关键逻辑门G_error进行加固后，将该软错误关键逻辑门G_error从发生软错误的逻辑门集合{G_error}中剔除，并访问下一个所述的软错误关键逻辑门G_error；若：加固效果已达到集成电路设计的可靠性目标，则：终止加固流程。