[发明专利]一种应用于SOI CMOS射频开关的控制电路

摘要

本发明公开了一种应用于SOI CMOS射频开关的控制电路，包括带隙基准电路，低压差线性稳压器，环形振荡器，电压反相器，非交叠时钟电路、电荷泵及电平转换电路，其中该控制电路的核心单元为一个产生负电压的电荷泵电路。在本发明中，带隙基准电路与低压差线性稳压器相连，低压差线性稳压器的输出端与电荷泵相连，所述环形振荡器的输出端经反相器I1与反相器I2的输入端相连，反相器I1和反相器I2的输出端与非交叠时钟产生电路的输入端相连，非交叠时钟产生电路的四个输出端与电荷泵的输入端相连，电荷泵的输出端OUTCP经过电平转换电路为SOI CMOS射频开关提供控制。本发明的能产生负电压的电荷泵能快速启动且具有低稳态电流，可以保证在大射频信号条件下射频开关管能处于很好的关闭状态，从而改善射频开关的线性和隔离度。

主权项

1.一种应用于SOI CMOS射频开关的控制电路，其特征在于：包括带隙基准电路，低压差线性稳压器、环形振荡器、反相器I1、反相器I2、非交叠时钟产生电路、电荷泵及电平转换电路，其中带隙基准电路与低压差线性稳压器相连，低压差线性稳压器的输出端与电荷泵相连，所述环形振荡器的输出端经反相器I1与反相器I2的输入端相连，反相器I1和反相器I2的输出端与非交叠时钟产生电路的输入端相连，非交叠时钟产生电路的四个输出端与电荷泵的输入端相连，电荷泵的输出端OUTCP经过电平转换电路为SOI射频开关提供控制；所述的电荷泵电路为一个能产生负电压的双电荷泵电路；其中，所述双电荷泵电路包括第一时钟信号(CLK1)、第二时钟信号(CLK2)、第三时钟信号(CLK3)、第四时钟信号(CLK4)、第一P型场效应晶体管(M1)、第二N型场效应晶体管(M2)、第三P型场效应晶体管(M3)、第四N型场效应晶体管(M4)、第五P型场效应晶体管(M5)、第六N型场效应晶体管(M6)、第七P型场效应晶体管(M7)、第八N型场效应晶体管(M8)、第一反相器(I1)、第二反相器(I2)、第三反相器(I3)、第四反相器(I4)、第一飞电容(Cfly1)、第二飞电容(Cfly2)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)和第一电阻(R1)；其中，所述第一P型场效应晶体管(M1)、第三P型场效应晶体管(M3)、第五P型场效应晶体管(M5)和第七P型场效应晶体管(M7)的源极分别与大地相连；所述第二N型场效应晶体管(M2)和第八N型场效应晶体管(M8)的源极分别经第一电阻(R1)与电荷泵输出端OUTCP相连；电荷泵输出端OUTCP经第三电容(C3)与大地相连；所述第四N型场效应晶体管(M4)和第六N型场效应晶体管(M6)的源极分别经第四电容(C4)与大地相连；所述第一反相器(I1)的输入端与第一时钟信号(CLK1)相连，第一反相器(I1)的输出端经第一飞电容(Cfly1)分别与第一P型场效应晶体管(M1)的漏极和第二N型场效应晶体管(M2)的漏极相连；所述第二反相器(I2)的输入端与第三时钟信号(CLK3)相连，第二反相器(I2)的输出端经第一电容(C1)分别与第一P型场效应晶体管(M1)、第二N型场效应晶体管(M2)、第三P型场效应晶体管(M3)和第四N型场效应晶体管(M4)的栅极相连，同时第五P型场效应晶体管(M5)和第六N型场效应晶体管(M6)的漏极分别于第一P型场效应晶体管(M1)、第二N型场效应晶体管(M2)的栅极相连；所述第三反相器(I3)的输入端与第二时钟信号(CLK2)相连，第三反相器(I3)的输出端经第二电容(C2)分别与第五P型场效应晶体管(M5)、第六N型场效应晶体管(M6)、第七P型场效应晶体管(M7)和第八N型场效应晶体管(M8)的栅极相连，同时第三P型场效应晶体管(M3)和第四N型场效应晶体管(M4)的漏极分别于第五P型场效应晶体管(M5)、第六N型场效应晶体管(M6)的栅极相连；所述第四反相器(I4)的输入端与第四时钟信号(CLK4)相连，第四反相器(I4)的输出端经第二飞电容(Cfly2)分别与第七P型场效应晶体管(M7)的漏极和第八N型场效应晶体管(M8)的漏极相连；所述第一反相器(I1)和第四反相器(I4)的电源端与Vdd1相连，所述第二反相器(I2)和第三反相器(I3)的电源端与Vdd相连。