[发明专利]一种基于PCI‑E接口的大规模PLC高速背板总线系统

摘要

本发明公开了一种基于PCI‑E接口的大规模PLC高速背板总线系统，包括背板总线、基于PCI‑E接口的端点设备、基于PCI‑E接口的CPU模块，其中基于PCI‑E接口的CPU模块为系统的核心设备。本发明将提出的新型高性能的PCI Express总线设计方法应用到大规模PLC高速背板总线系统中，具有传输速率高，误码率低、实时性好、组网方便、易于安装维护等优点。本发明解决大规模PLC系统背板总线的大数据量传输的实现问题，基于本发明开发的高速背板总线系统可广泛应用于大规模PLC系统的工业生产监控过程。

主权项

一种基于PCI‑E接口的大规模PLC高速背板总线系统，其特征在于：包括至少一个基于PCI‑E接口的CPU模块和至少一个基于PCI‑E接口的端点设备，所述的CPU模块和端点设备通过高速背板总线互相连接，CPU模块和端点设备的事务数据通过PCI‑E接口数据包的方式在高速背板总线中进行路由和传输；CPU模块包括CPU核心电路、FPGA核心电路、DDR内存、Flash和FIFO模块；端点设备包括了系统仲裁模块以及分别与系统仲裁模块通信连接的PCI‑E数据收发模块、PCI‑E协议解析模块、DMA控制模块、DDR控制模块、Flash控制模块和FIFO控制模块；PCI‑E数据收发模块通过金手指与高速背板总线物理层电路相连，分别完成接收PCI‑E数据包和发送用户程序处理结果；PCI‑E协议解析模块接收端点设备发送的数据包，按照接口标准解析数据包获取事务数据；DMA控制模块控制数据格式的打包解包和数据的搬运；DDR控制模块通过FPGA接口与片外DDR相连接，对DDR实现配置、读写数据，DDR内存为处理结果数据缓存；Flash控制模块通过FPGA接口与片外Flash相连接，对Flash实现配置、读写数据和擦除等操作，Flash为数据备份存储器；FIFO控制模块通过FPGA接口与片外FIFO相连接，对FIFO实现配置、读写数据，FIFO为FPGA核心电路与CPU核心电路间的数据交换桥；系统仲裁模块协调高速背板IO的其他模块之间的数据交换；CPU核心电路与FPGA核心电路进行数据交互，运行用户程序以处理从FPGA核心电路处获取的事务数据；系统工作时，CPU上运行实时操作系统，执行用户程序，从端点设备上读取指定的数据单元，通过PCI‑E总线传回数据，CPU对数据进行相关逻辑的处理工作，完成后再打包传回IO模块，IO模块将相应的运算结果输出到物理管脚上，系统的具体工作过程为：步骤1：端点设备和CPU模块通过根节点和交换开关连接到同一个背板总线链路内，系统上电初始化并自检，根节点代表CPU发起配置事务请求初始化PLC，系统开始工作；步骤2：CPU运行用户程序，生成存储器访问请求从DDR、Flash取出数据进行处理；在用户程序执行过程中，CPU和端点设备作为请求者发起事务请求或完成者完成事务请求，按照以下规则循环工作以实现事务通信：1)当根节点代表CPU作为请求者发起事务，端点设备作为完成者对事务做出响应，则根节点把打包生成的请求事务数据包通过背板总线链路直接发送至对应的端点设备，或经过交换开关转发至下游对应的端点设备，端点设备解码获取的数据包收集请求数据，若为非报告事务则同时返回一个带数据的完成事务数据包；2)当端点设备作为请求者发起事务，根节点代表CPU作为完成者对事务做出响应，则端点设备把打包生成的请求事务数据包通过背板总线链路直接发送至根节点，或经过交换开关转发至上游的根节点，根节点解码获取的数据包收集请求数据，若为非报告事务则同时返回一个带数据的完成事务数据包。