[发明专利]应用于低功耗LCD的自偏置甲乙类输出缓冲放大器

摘要

本发明涉及大规模集成电路，为提供一种应用于低功耗LCD的输出buffer放大器。对于LCD阵列，该输出buffer放大器电路可以在低功耗(μW)条件下实现驱动大负载电容(数百pF)，具有更高的线性度和更好的压摆率。为此，本发明采取的技术方案是，应用于低功耗LCD的自偏置甲乙类输出缓冲放大器，由两个增益放大级、两个比较器级、一个甲乙类输出级和一个乙类输出级组成；输入信号由第一增益放大级同相输入端输入后经两个增益放大级输出，第二增益放大级输出端与第一增益放大级反相输入端时间有反馈线相连；第一增益放大级输出端分别经一个比较器再各自连接乙类输出级。本发明主要应用于大规模集成电路的设计制造。

主权项

一种应用于低功耗LCD的自偏置甲乙类输出缓冲放大器，其特征是，由两个增益放大级、两个比较器级、一个甲乙类输出级和一个乙类输出级组成；输入信号由第一增益放大级输入端输入后经两个增益放大级输出，第二增益放大级输出端与第一增益放大级反相输入端之间由反馈线相连；第一增益放大级输出端分别经一个比较器再各自连接乙类输出级；其中，所述放大器由第一至第十三PMOS晶体管M10、M11、M12、M20、M21、M22、M23、M24、M27、M28、MP1、MP2、MOP以及第一至第十三NMOS晶体管M13、M14、M15、M16、M17、M18、M19、M25、M26、M29、MN1、MN2、MON共26个MOS晶体管、一个电容即补偿电容Ca构成；其中：第一、第六至第十一、第十三PMOS晶体管M10、M22、M23、M24、M27、M28、MP1、MOP的源极共同接供电电源VDD；除了第二至第三PMOS晶体管M11、M12外，第一、第四至第十三PMOS晶体管M10、M20、M21、M22、M23、M24、M27、M28、MP1、MP2、MOP的衬底端接供电电源VDD；第三至第五、第八至第十一、第十三NMOS晶体管M15、M16、M17、M25、M26、M29、MN1、MON的源极共同接地GND；第一至第十三NMOS晶体管M13、M14、M15、M16、M17、M18、M19、M25、M26、M29、MN1、MN2、MON的衬底端接地GND；第一PMOS晶体管M10的栅极接第一偏置电压Vb1、漏极接第二至第三PMOS晶体管M11、M12的源极；第二至第三PMOS晶体管M11、M12、第一至第二NMOS晶体管M13、M14的栅极分别接输入电压Vin‑和Vin+端；第三NMOS晶体管M15的栅极接第二偏置电压Vb2、漏极接第一至第二NMOS晶体管M13、M14的源极；第二PMOS晶体管M11、第四NMOS晶体管M16的漏极、第四至第五NMOS晶体管M16、M17、第九至第十NMOS晶体管M26、M29的栅极共同接第六NMOS晶体管M18的源极；第三PMOS晶体管M12、第五NMOS晶体管M17的漏极、第八NMOS晶体管M25的漏极共同接第七NMOS晶体管M19的源极；第四至第五PMOS晶体管M20、M21的栅极、第六至第七NMOS晶体管M18、M19的栅极、第六NMOS晶体管M18的漏极共同接第四PMOS晶体管M20的源极；第一NMOS晶体管M13、第六PMOS晶体管M22的漏极、第六至第七PMOS晶体管M22、M23、第九至第十PMOS晶体管M27、M28的栅极共同接第四PMOS晶体管M20的源极；第二NMOS晶体管M14、第七PMOS晶体管M23的漏极共同接第五PMOS晶体管M21的源极；第七NMOS晶体管M19、第五PMOS晶体管M21的漏极共同接第八PMOS晶体管M24的栅极；第八NMOS晶体管M25、第八PMOS晶体管M24、第十三NMOS晶体管MON、第十三PMOS晶体管MOP的漏极、补偿电容Ca的右端共同连接输出端VOUT；第九PMOS晶体管M27、第九NMOS晶体管M26的漏极共同接第十一NMOS晶体管MN1的栅极；第十PMOS晶体管M28、第十NMOS晶体管M29的漏极共同接第十一PMOS晶体管MP1的栅极；第十一PMOS晶体管MP1、第十二NMOS晶体管MN2的漏极、第十二PMOS晶体管MP2的源极共同接第十三PMOS晶体管MOP的栅极；第十一NMOS晶体管MN1、第十二PMOS晶体管MP2的漏极、第十二NMOS晶体管MN2的源极共同接第十三NMOS晶体管MON的栅极；第十二PMOS晶体管MP2、第十二NMOS晶体管MN2的栅极分别接第三至第四偏置电压VBP、VBN，外接的负载电容CL接VOUT。