[发明专利]一种减小槽栅结构半浮栅器件漏电的方法

摘要

本发明公开了一种减小槽栅结构半浮栅器件漏电的方法，通过高温氧化工艺，对在刻蚀凹槽过程中槽栅沟道区域内靠近场氧化层侧壁处残留的硅进行氧化处理，形成具有绝缘效果的侧壁牺牲氧化层，避免了电流沿着侧壁之间残留下的硅的方向流动，使得电流可沿着器件凹槽形沟道方向流动，从而减小了在源区和漏区之间产生漏电的现象，可与现有工艺相集成，且成本可控。

主权项

一种减小槽栅结构半浮栅器件漏电的方法，其特征在于，包括以下步骤：S01：提供一半导体衬底，所述衬底为具有第一种掺杂类型的单晶硅、多晶硅或者绝缘体上的硅，在所述衬底中形成作为器件隔离的场氧化层、具有第二种掺杂类型的轻掺杂源区和漏区；S02：通过光刻和刻蚀工艺，在源区和漏区之间形成凹槽，以形成凹槽形槽栅沟道区域；S03：对在刻蚀形成凹槽过程中槽栅沟道区域内靠近场氧化层侧壁处残留的衬底硅进行高温氧化处理，以形成侧壁牺牲氧化层，并在高温氧化处理后，将槽栅沟道方向的凹槽底部区域内同时形成的牺牲氧化层去除；S04：淀积第一绝缘层，并在位于漏区上方、靠近凹槽处的第一绝缘层形成浮栅开口区域；S05：淀积具有第一种掺杂类型的第一导电层，至少将凹槽和浮栅开口区域填满，并通过光刻和刻蚀工艺形成半浮栅；S06：淀积第二绝缘层、第二导电层，然后通过光刻和刻蚀工艺形成控制栅；S07：淀积第三绝缘层，通过刻蚀工艺反刻形成控制栅的侧墙，然后进行第二种掺杂类型的离子注入，对控制栅和未被控制栅覆盖的衬底表面进行掺杂，以形成器件源区和漏区的掺杂分布。