[发明专利]基于STT‑RAM存储单元错误率分布的PUF认证方法

摘要

本发明公布了一种利用自旋矩传输随机读写器(STT‑RAM)存储单元错误率分布的物理不可克隆认证方法，包括预处理阶段、注册阶段和验证阶段，包括步骤首先在预处理阶段记录STT‑RAM阵列中所有EDP的位置，然后在注册阶段输入若干EDP位置，芯片电路利用这些EDP内两个单元错误率相对大小来输出参考输出，在验证阶段再次重现注册阶段，最后根据验证阶段和注册阶段的输出验证给定设备与注册阶段的设备是否相同，从而认证芯片真假。本发明提供方法在很小的硬件代价以及时间代价下，解决设备认证的问题，提高认证的可靠性。

主权项

一种基于STT‑RAM存储单元错误率分布的物理不可克隆认证方法，依次包括如下步骤：1)在预处理阶段执行如下操作，得到多个错误率差分对单元的地址，所述错误率差分对记为EDP：1.1分别在Error‑Least‑State与Error‑Most‑State环境下，对于每个奇地址单元，设定该单元的地址为Addr，通过N轮读写读测试判断单元地址为Addr与Addr+1的两个单元是否构成EDP；所述Error‑Least‑State是STT‑RAM单元错误率最低的工作环境；所述Error‑Most‑State是STT‑RAM单元错误率最高的环境；所述读写读测试记为RWR测试；1.2如果上述两个单元构成EDP，则得到该EDP的地址EDP_Addr和EDP_Addr+1；1.3将EDP_Addr输出保存到数据库；2)在注册阶段执行如下操作，得到参考输出：2.1从步骤1.3所述数据库中取得Nsec个在预处理阶段得到的EDP，将计数器置为0；所述Nsec为大于等于128的偶数；2.2对于步骤2.1中的每个EDP，判断EDP_Addr与EDP_Addr+1地址的两个单元在R轮RWR测试中，哪个单元发生错误的次数更多；如果EDP_Addr+1比EDP_Addr发生错误的次数多，步骤2.1中的计数器加1；2.3当遍历Nsec个EDP后，将计数器中的数与Nsec的一半比大小，计数器中的数大于等于Nsec的一半时输出1，否则输出0；2.4将2.3输出结果作为参考输出，存到一个安全的数据库中；3)设结果不同次数为0，在验证阶段执行如下操作，得到结果不同的总次数，用于验证给定设备与注册阶段的设备是否相同：3.1取得Nsec个预处理阶段得到的数据库中的EDP，将计数器置为0；所述Nsec个EDP作为一次整体的输入在注册阶段被使用过；所述Nsec的取值与步骤2.1中的Nsec相同；3.2对于步骤3.1中的每个EDP，判断EDP_Addr与EDP_Addr+1地址的两个单元在R轮RWR测试中，哪个单元发生错误的次数更多；如果EDP_Addr+1比EDP_Addr发生错误的次数多，步骤3.1中的计数器加1；3.3当遍历所述Nsec个EDP_Addr后，将计数器中的数与Nsec的一半比大小，计数器中的数大于等于Nsec的一半时输出1，否则输出0；3.4将3.3的输出结果与注册阶段步骤2.4的参考输出结果作比较，如果二者结果不同则结果不同次数加1；3.5多次重复步骤3.1到3.4，得到结果不同的总次数；3.6判断步骤3.5中结果不同的总次数是否大于设定阈值，如大于则判断设备没通过认证，否则设备通过认证。