[发明专利]存储器编程方法以及存储器装置

摘要

本发明提供了一种存储器编程方法以及存储器装置，存储器装置的与非门快闪式存储器阵列可利用快取编程执行技术来编程，以加快速度。存储器装置包括可实现为快取暂存器以及数据暂存器的页面缓冲器，编程数据可载入至可被错误更正码电路处理的快取暂存器，因此快取暂存器的经错误更正码操作的数据可复制至数据暂存器，并用以编程与非门快闪式存储器阵列。有利的是，在快取暂存器的经错误更正码操作的数据复制至数据暂存器之后，快取暂存器可用于其他操作。特别有利的是，编程数据的第二页面可载入快取暂存器，且当编程数据的第一页面被编成至与非门快闪式存储器阵列时进行错误更正码操作。本发明加快了编程速度。

主权项

1.一种存储器编程方法，其特征在于，所述存储器编程方法适用于利用一存储器装置的一数据暂存器以及一快取暂存器作为一与非门快闪式存储器阵列的一页面缓冲器，而将来自于一数据汇流排的一编程数据的页面编程至所述存储器装置的所述与非门快闪式存储器阵列，所述存储器编程方法包括：将来自所述数据汇流排的所述编程数据的一第一页面储存于所述快取暂存器；对储存于所述快取暂存器的所述编程数据的所述第一页面执行一错误更正码操作步骤，而建立经所述错误更正码操作处理的所述第一页面于所述快取暂存器；从所述快取暂存器将经所述错误更正码操作处理的所述第一页面储存于所述数据暂存器；将经所述错误更正码操作处理的所述第一页面自所述数据暂存器编程至所述与非门快闪式存储器阵列的编程步骤；在与编程所述第一页面步骤相重叠的时间中，自所述数据汇流排将所述编程数据的一第二页面储存于所述快取暂存器；以及在与编程所述第一页面步骤相重叠的时间中，对储存于所述快取暂存器的所述编程数据的所述第二页面进行所述错误更正码操作步骤，而建立经所述错误更正码操作处理的所述第二页面于所述快取暂存器。