[发明专利]用于通过嵌段共聚物的自组装在衬底上设置光刻特征的方法有效
申请号: | 201480015196.X | 申请日: | 2014-02-26 |
公开(公告)号: | CN105051863B | 公开(公告)日: | 2017-09-05 |
发明(设计)人: | S·伍伊斯特尔;E·皮特斯 | 申请(专利权)人: | ASML荷兰有限公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;B81C1/00 |
代理公司: | 中科专利商标代理有限责任公司11021 | 代理人: | 张启程 |
地址: | 荷兰维*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 使得具有第一和第二嵌段的可自组装的嵌段共聚物(BCP)从围绕所述衬底的光刻凹陷和衬底上的伪凹陷的区域移动到所述光刻凹陷和所述伪凹陷中,使所述光刻凹陷中的嵌段共聚物自组装成有序层,所述层包括第一嵌段域和第二嵌段域,以及选择性地去除第一域,以在所述光刻凹陷中形成包括所述第二域的光刻特征,其中所述伪凹陷的宽度小于嵌段共聚物进行自组装所需要的最小宽度,且其中所述伪凹陷处于所述衬底的围绕所述光刻凹陷的区域中,嵌段共聚物被从所述衬底的围绕所述光刻凹陷的区域移动,光刻凹陷的侧壁的多个部分之间的宽度大于伪凹陷的侧壁的多个部分之间的宽度。 | ||
搜索关键词: | 用于 通过 共聚物 组装 衬底 设置 光刻 特征 方法 | ||
【主权项】:
一种形成光刻特征的方法,所述方法包括:在衬底的光刻凹陷中、在衬底的伪凹陷中以及除所述光刻凹陷和所述伪凹陷以外的衬底上设置具有第一和第二嵌段的可自组装的嵌段共聚物;使得可自组装嵌段共聚物从围绕所述光刻凹陷和所述伪凹陷的区域移动到所述光刻凹陷和所述伪凹陷中;使所述光刻凹陷中的可自组装的嵌段共聚物自组装成有序层,所述有序层包括第一嵌段的第一域和第二嵌段的第二域;以及选择性地去除第一域,以在所述光刻凹陷中形成包括所述第二域的光刻特征;其中所述光刻凹陷的、在所述光刻凹陷的侧壁的多个部分之间的宽度大于所述伪凹陷的侧壁的多个部分之间的宽度,其中所述伪凹陷的宽度小于可自组装的嵌段共聚物进行自组装所需要的最小宽度,以及其中所述伪凹陷处于所述衬底的围绕所述光刻凹陷的区域中,可自组装的嵌段共聚物被从所述衬底的围绕所述光刻凹陷的区域移动。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ASML荷兰有限公司,未经ASML荷兰有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201480015196.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造