[发明专利]块存储器配置结构和配置方法

摘要

本发明涉及一种块存储器配置结构和配置方法。所述块存储器配置结构包括：第一端口，第二端口，ECC模块，FIFO模块；第一端口的读宽度和写宽度为不同值；第二端口的读宽度和写宽度为不同值；第一端口的读宽度和第二端口的读宽度为不同值，第一端口的写宽度和第二端口的写宽度为不同值；ECC模块，包括ECC编码器和ECC解码器；FIFO模块，用于对第一时钟使能端和第二时钟使能端进行设置，使得块存储器的读时钟和写时钟同步或读时钟和写时钟异步。本发明实施例提供的块存储器配置结构和配置方法，使得块存储器的读宽度和写宽度可以独立配置，块存储器内置ECC功能和FIFO功能，且不需要消耗额外的逻辑资源即可级联为存储空间更大的块存储器。

主权项

1.一种块存储器配置结构，其特征在于，所述配置结构包括：第一端口，第二端口，ECC模块，FIFO模块；所述第一端口，包括第一时钟端，第一时钟使能端，第一写使能端，第一数据输入端，第一地址输入端；第一端口的读宽度和写宽度为不同值，且所述第一端口的读宽度是所述写宽度乘以2的N次幂；当第一端口的读地址数和写地址数不同时，所述第一地址输入端的地址线个数满足所述第一端口的读地址数和第一端口的写地址数中最大的一个；所述第二端口，包括第二时钟端，第二时钟使能端，第二写使能端，第二数据输入端，第二地址输入端；第二端口的读宽度和写宽度为不同值，且所述第二端口的读宽度是所述写宽度乘以2的N次幂；当第二端口的读地址数和写地址数不同时，所述第二地址输入端的地址线个数满足所述第二端口的读地址数和第二端口的写地址数中最大的一个，其中，N为整数；所述第一端口的读宽度和第二端口的读宽度为不同值，第一端口的写宽度和第二端口的写宽度为不同值；当所述第一数据输入端写入第一数据时，根据所述第一数据的bit位，所述第一写使能端的控制信号控制所述第一数据按位写入块存储器；当所述第二数据输入端写入第二数据时，根据所述第二数据的bit位，所述第二写使能端的控制信号控制所述第二数据按位写入所述块存储器；ECC模块，包括ECC编码器和ECC解码器，当所述第一数据写入第一数据输入端时，所述ECC编码器生成所述第一数据的校验位，并将所述校验位通过第一端口的第一奇偶校验数据输入端写入到块寄存器中；当读取所述第一数据时，所述ECC解码器从所述块存储器中获取所述第一数据和校验位，并生成单bit错误和双bit错误；FIFO模块，用于对所述第一时钟使能端和第二时钟使能端进行设置，使得所述块存储器的读时钟和写时钟同步或读时钟和写时钟异步。