[发明专利]半导体集成电路的单片式三维集成

摘要

一种三维集成电路，包括形成于CMOS晶体管的底层上的顶层纳米线晶体管，其具有层间过孔、层内过孔和金属层，用以将多个CMOS晶体管和纳米线晶体管连接在一起。顶层首先开始作为第一晶片上的轻掺杂区，氧化物层形成于所述区上。氢离子注入形成分离界面。翻转第一晶片，并将其氧化物接合到具有CMOS器件的第二晶片，并且热活化分离界面，以使得一部分轻掺杂区保持接合到底层。在顶层内形成纳米线晶体管。借助在外延生长过程中进行原位掺杂来形成顶层纳米线晶体管的源极和漏极。在氧化物接合后，在低温下执行剩余的处理步骤，以免损害金属互连。

主权项

一种用于制造半导体器件的方法，包括：将离子注入到第一半导体晶片中，以便至少在所述第一半导体晶片的待氧化物‑接合到第二半导体晶片的部分中形成n型掺杂区和p型掺杂区，其中所述n型掺杂区和所述p型掺杂区包括多个纳米线晶体管的沟道；将离子注入到所述第一半导体晶片中以促进热分离；将所述第一半导体晶片氧化物‑接合到所述第二半导体晶片；将所述第一半导体晶片加热到等于或小于450℃的温度以导致热分离，从而留下所述第一半导体晶片的氧化物‑接合到所述第二半导体晶片的所述部分；形成氧化物隔离槽，以隔离所述第一半导体晶片的氧化物‑接合到所述第二半导体晶片的所述部分中的所述n型掺杂区和所述p型掺杂区；以及在等于或小于450℃的温度下的外延生长过程中进行原位掺杂，以便在所述第一半导体晶片的氧化物‑接合到所述第二半导体晶片的所述部分中选择性地形成与所述多个纳米线晶体管的所述n型掺杂区和所述p型掺杂区中的所述沟道接触的源极和漏极。