[发明专利]一种双向MOS型器件及其制造方法

摘要

一种功率半导体器件及其制造方法，属于功率半导体器件技术领域。所述器件在有源区上层两端具有对称的平面栅MOS结构，在所述MOS结构之间具有U型复合漂移区，所述U型复合漂移区沿元胞中心左右对称。本发明通过形成的具有对称特性的U型复合漂移区和复合栅结构，在一定的元胞宽度下可获得高的器件击穿电压和低的导通压降/电阻特性，是一种双向对称的电场截止型器件；在IGBT工作模式时，是一种具有载流子存储层和场截止层的IGBT器件，在MOS工作模式时，是一种具有减小漂移区电阻高掺杂层和场截止层的MOS器件；通过所述U型复合漂移区和复合栅结构的复合作用，本发明结构不会发生器件的横向和纵向穿通击穿，具有高的耐压和低的导通压降/电阻特性。

主权项

一种双向MOS型器件，其元胞结构包括P型衬底(101)和设置在P型衬底(101)上表面的有源区；所述有源区包括漂移区和对称设置在漂移区上层两端的第一MOS结构和第二MOS结构；所述第一MOS结构包括第一P型体区(209)，设置于第一P型体区(209)中的第一P+体接触区(207)，设置于第一P型体区(209)中的第一N+源区(211)，设置在第一P型体区(209)上表面的第一金属电极(203)和第一栅结构；所述第一P+体接触区(207)与第一N+源区(211)相互独立，且上表面均与第一金属电极(203)相连；所述第一栅结构为平面栅结构，由第一平面栅介质(213)与设置在第一平面栅介质(213)上表面的第一栅电极(205)构成；所述第二MOS结构包括第二P型体区(210)，设置于第二P型体区(210)中的第二P+体接触区(208)，设置于第二P型体区(210)中的第二N+源区(212)，设置在第二P型体区(210)上表面的第二金属电极(204)和第二栅结构；所述第二P+体接触区(208)与第二N+源区(212)相互独立，且上表面均与第二金属电极(204)相连；所述第二栅结构为平面栅结构，由第二平面栅介质(214)与设置在第二平面栅介质(214)上表面的第二栅电极(206)构成；所述漂移区包括介质深槽(215)，对称设置在介质深槽(215)两侧的第一高掺杂N型层(217)和第二高掺杂N型层(218)，设置在介质深槽(215)下方的N型区(201)；所述第一P型体区(209)的下表面和侧面与第一高掺杂N型层(217)连接；所述第二P型体区(210)的下表面和侧面与第二高掺杂N型层(218)连接；所述第一高掺杂N型层(217)和第二高掺杂N型层(218)分别与介质深槽(215)上端的侧面连接；所述介质深槽(215)下端嵌入N型区(201)中,所述介质深槽(215)的中线、所述N型区(201)的中线与元胞中线重合；所述N型区(201)的上表面分别与第一高掺杂N型层(217)和第二高掺杂N型层(218)连接，其下表面与P型衬底(101)连接；所述介质深槽(215)的宽度和深度大于第一高掺杂N型层(217)和第二高掺杂N型层(218)的宽度和深度；所述介质深槽(215)嵌入N型区(201)中部分的深度大于介质深槽(215)的宽度，其嵌入N型区(201)中部分的深度还大于第一高掺杂N型层(217)和第二高掺杂N型层(218)的深度，其嵌入N型区(201)中部分的深度还大于介质深槽(215)底部与P衬底(101)之间的N型区(201)的深度；所述第一高掺杂N型层(217)与P型衬底(101)之间具有第一P型区(219)；所述第二高掺杂N型层(218)与P型衬底(101)之间具有第二P型区(220)；所述第一P型区(219)和第二P型区(220)对称设置在N型区(201)两侧并与N型区(201)的侧面连接；所述介质深槽(215)中靠近第一高掺杂N型层(217)的一侧设置有用于填充栅导电材料的第一填充槽(221)，靠近第二高掺杂N型层(218)的一侧设置有用于填充栅导电材料的第二填充槽(222)；所述第一填充槽(221)和第二填充槽(222)位置对称，且深度与宽度均小于介质深槽(215)的深度和宽度；所述第一填充槽(221)和第二填充槽(222)的深度均大于第一高掺杂N型层(217)和第二高掺杂N型层(218)的深度；所述第一填充槽(221)与第一栅电极(205)连接，所述第二填充槽(222)与第二栅电极(206)连接。