[发明专利]一种门控时钟触发器

摘要

本发明公开了一种门控时钟触发器，该门控时钟触发器通过设置的第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管构成短脉冲产生电路，该短脉冲产生电路让时钟信号的高电平宽度变的尽可能的窄，从而近似变为边沿触发器，由此提高了运行速度，同时相对于传统的门控时钟触发器，其使用的MOS管数量变少，提高了运行速度的同时降低了电路的功耗，更为重要的是，由于本发明电路使用了clock-gating门控技术，使得电路时钟只有在MOS管发生状态翻转时，时钟才进行相应的翻转，这样节省了大量的空翻转，减小了功耗；优点是电路延时和功耗均较小。

主权项

一种门控时钟触发器，其特征在于包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源极、所述的第四PMOS管的源极、所述的第六PMOS管的源极和所述的第八PMOS管的源极均接入电源；所述的第一PMOS管的栅极、所述的第五PMOS管的栅极、所述的第四NMOS管的栅极和所述的第八NMOS管的栅极连接且其连接端为所述的门控时钟触发器的时钟信号输入端；所述的第一PMOS管的漏极、所述的第二PMOS管的栅极、所述的第三NMOS管的漏极和所述的第五NMOS管的栅极连接；所述的第三NMOS管的源极和所述的第四NMOS管的漏极连接；所述的第三NMOS管的栅极、所述的第一NMOS管的源极和所述的第二NMOS管的源极连接，所述的第四NMOS管的源极、所述的第五NMOS管的源极、所述的第六NMOS管的源极、所述的第七NMOS管的源极、所述的第八NMOS管的源极、所述的第九NMOS管的源极和所述的第十NMOS管的源极均接地；所述的第二PMOS管的漏极、所述的第三PMOS管的栅极、所述的第五NMOS管的漏极和所述的第六NMOS管的栅极连接，所述的第三PMOS管的漏极、所述的第四PMOS管的栅极、所述的第六NMOS管的漏极和所述的第七NMOS管的栅极连接；所述的第四PMOS管的漏极和所述的第五PMOS管的漏极连接，所述的第五PMOS管的源极、所述的第七NMOS管的漏极、所述的第八NMOS管的漏极、所述的第六PMOS管的栅极和所述的第九NMOS管的栅极连接，所述的第六PMOS管的漏极、所述的第七PMOS管的源极和所述的第八PMOS管的栅极连接，所述的第七PMOS管的漏极、所述的第九NMOS管的漏极和所述的第十NMOS管的栅极连接；所述的第七PMOS管的栅极和所述的第一NMOS管的漏极连接且其连接端为所述的门控时钟触发器的信号输入端，所述的第二NMOS管的漏极为所述的门控时钟触发器的反相信号输入端，所述的第一NMOS管的栅极为所述的门控时钟触发器的反相信号输出端，所述的第二NMOS管的栅极、所述的第八PMOS管的漏极和所述的第十NMOS管的漏极连接且其连接端为所述的门控时钟触发器的信号输出端。