[发明专利]一种基于C-RAN平台的下行多模信道编码系统及方法

摘要

本发明请求保护一种基于C-RAN平台的下行多模信道编码系统及方法，包括：多模高速CRC编码、下行多模信道编码，其中下行多模信道编码根据不同的标准采用卷积编码、Turbo编码。本发明在GSM/TD-SCDMA/LTE三大标准框架下，采用资源合理共享和综合优化，设计了在不断电的情况下即可根据模式转换信号进行三个标准间下行信道编码切换的方案。该方案中多模信道编码采用8比特并行高速算法，不仅能实现多模且计算速度较传统速度提高8倍，还可节省C-RAN架构下紧张的资源，减小延时，提高系统性能。

主权项

一种基于C‑RAN平台的下行多模信道编码系统，其特征在于：包括循环冗余校验CRC编码单元：用于对待编码的8位并行输入数据进行循环冗余校验编码；缓存单元：用于对循环冗余校验CRC编码单元输出的编码信号进行存储：多模交织单元：用于根据上层控制单元发出的模式控制信号选择对应的交织方式对缓存单元中的数据进行交织，具体包括：当采用LTE模式时，采用QPP交织器，根据3GPP TS 36.212协议中QPP交织器的定义对输入的信息比特进行交织；当采用TD‑SCDMA模式时，采用面积换速度法，提前存储每种块的交织地址表，以读表的方式完成每步8比特的交织；当采用GSM模式时，由每块的前50位比特和132个比特组成信息比特，加上奇偶比特和拖尾比特共189个比特进行地址交织；编码单元：用于编码经所述CRC编码后的输出信号及其经所述多模交织单元输出的交织信号，数据以8位进行并行输入，所述编码单元通过模式判决来决定编码的方式；上层控制单元：用于对循环冗余校验CRC编码单元、缓存单元、多模交织单元、并/串转换单元进行上层控制，包括模式选择控制、块大小控制及使能信号控制；下行多模信道编码中的信道编码根据不同的模式分为卷积编码和Turbo编码。并/串转换单元：用于对CRC编码单元的输出序列或其经过所述多模交织单元输出的交织序列进行编码后的信息比特最终送到缓存器进行并/串变换后输出编码序列。