[发明专利]半导体装置的制造方法在审
申请号: | 201410589907.6 | 申请日: | 2014-10-28 |
公开(公告)号: | CN104576349A | 公开(公告)日: | 2015-04-29 |
发明(设计)人: | 绵谷力;根岸将人 | 申请(专利权)人: | 三菱电机株式会社 |
主分类号: | H01L21/301 | 分类号: | H01L21/301 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 何立波;张天舒 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明得到一种半导体装置的制造方法,其不依赖于解理刀的位置控制的精度,能够相对于解理目标位置实现高位置精度的解理。在半导体衬底(2)的第1主面形成多个电极(5)。在半导体衬底(2)的第1主面形成解理引导图案(8),该解理引导图案(8)覆盖位于多个电极(5)之间的解理目标位置(6)。解理引导图案(8)在解理目标位置(6)处具有凹部(9),由与半导体衬底(2)不同的材质构成。在半导体衬底(2)的与第1主面相反侧的第2主面,在与解理目标位置(6)相对的位置处形成划线槽(7)。使解理刀(4)按压抵接于形成有划线槽(7)和解理引导图案(8)的半导体衬底(2)的第1主面,将半导体衬底(2)解理。 | ||
搜索关键词: | 半导体 装置 制造 方法 | ||
【主权项】:
一种半导体装置的制造方法,其特征在于,具有下述工序:在具有彼此相对的第1及第2主面的半导体衬底的所述第1主面形成多个电极的工序;在所述半导体衬底的所述第1主面形成解理引导图案的工序,其中,该解理引导图案覆盖位于所述多个电极之间的解理目标位置,在所述解理目标位置处具有凹部,该解理引导图案由与所述半导体衬底不同的材质构成;在所述半导体衬底的所述第2主面,在与所述解理目标位置相对的位置处形成划线槽的工序;以及使解理刀按压抵接于形成有所述划线槽和所述解理引导图案的所述半导体衬底的所述第1主面,将所述半导体衬底解理的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社,未经三菱电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410589907.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种FINFET制造方法
- 下一篇:一种制作嵌入分离栅极式闪存栅极的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造