[发明专利]一种结合单端转差分电路的多道脉冲幅度分析器

摘要

本发明公开了一种结合单端转差分电路的多道脉冲幅度分析器,包括探测器、调理电路、单端转差分电路、高速ADC、差分时钟电路、FPGA、低电压差分数据接口、数据处理终端；所述探测器、调理电路、单端转差分电路、高速ADC、FPGA和数据处理终端依次相连，所述高速ADC还与差分时钟电路相连；所述FPGA还与低电压差分数据接口相连；本发明提高了系统的稳定性与可靠性;可以利用数字信号处理方法针对输入噪声特点实现优化设计，达到最佳或准最佳滤波效果;处理速度快，反堆积能力强，相同能量分辨率下脉冲通过率更高；参数由程序控制，调整方便、简单。

主权项

一种结合单端转差分电路的多道脉冲幅度分析器，其特征在于：包括探测器、调理电路、单端转差分电路、高速ADC、差分时钟电路、FPGA、低电压差分数据接口、数据处理终端；所述探测器、调理电路、单端转差分电路、高速ADC、FPGA和数据处理终端依次相连，所述高速ADC还与差分时钟电路相连；所述FPGA还与低电压差分数据接口相连；所述FPGA内部设有数据缓冲模块、数字核脉冲处理模块、S形加减速模块、数字积分插补模块、梯形加减速模块，数据缓冲模块、数字核脉冲处理模块、数字积分插补模块、梯形加减速模块依次相连，所述数字积分插补模块还与S形加减速模块相连接；所述探测器输出的核脉冲信号经过调理电路进行调理后，经过单端转差分电路，由采样率为65MHz的高速ADC经由FPGA的控制下进行模数转换，将核脉冲转换为数字信号，转换为数字信号的核脉冲信号经过FPGA内部的数字核脉冲处理模块、S形加减速模块、数字积分插补模块、梯形加减速模块的依次处理后发送到数据处理终端；所述单端转差分电路包括第一至第九电阻、第一至第三电容、第一和第二比较器，第一电阻的一端分别和第二电阻的一端、第二比较器的负输入端相连接，第二电阻的另一端分别和第二比较器的输出端、第四电阻的一端相连接，第二比较器的正输入端经过第三电阻接地，第四电阻的另一端分别和第一电容的一端、第六电阻的一端、第一比较器的正输入端、第二电容的一端相连接，第一电容的另一端分别和第六电阻的另一端、第八电阻的一端，第一比较器的正输出端相连接，第八电阻的另一端接电路的负极输出端，第二电容的另一端分别和第五电阻的一端、第一比较器的负输入端、第七电阻的一端、第三电容的一端相连接，第五电阻的另一端和第一电阻的另一端相连接，第三电容的另一端分别和第七电阻的另一端，第一比较器的负输出端、第九电阻的一端相连接，第九电阻的另一端接电路的正极输出端。