[发明专利]一种半导体器件的制造方法和电子装置有效

专利信息
申请号: 201410527833.3 申请日: 2014-10-09
公开(公告)号: CN105575905B 公开(公告)日: 2019-04-09
发明(设计)人: 王新鹏 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L27/11517 分类号: H01L27/11517;H01L21/28
代理公司: 北京市磐华律师事务所 11336 代理人: 高伟;赵礼杰
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件的制造方法和电子装置,涉及半导体技术领域。该方法包括:步骤S101:在半导体衬底上依次形成第一硬掩膜层和第二硬掩膜层,进行刻蚀以形成用于容置浅沟槽隔离的沟槽;步骤S102:在沟槽内形成浅沟槽隔离;步骤S103:去除第二硬掩膜层,形成浮栅材料层;步骤S104:执行如下工艺过程至少两次:形成覆盖浮栅材料层的缓冲层,通过CMP工艺去除缓冲层高于浮栅材料层的部分以及浮栅材料层的一部分;步骤S105:通过干法刻蚀去除浮栅材料层高于浅沟槽隔离的部分以及缓冲层的剩余部分以形成浮栅。该方法可以保证浅沟槽隔离和浮栅内不具有空洞且浮栅具有良好的形貌。该电子装置包括上述的半导体器件,同样具有上述优点。
搜索关键词: 一种 半导体器件 制造 方法 电子 装置
【主权项】:
1.一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:在半导体衬底上依次形成第一硬掩膜层和第二硬掩膜层,对所述第二硬掩膜层、所述第一硬掩膜层和所述半导体衬底进行刻蚀以形成用于容置浅沟槽隔离的沟槽;步骤S102:在所述沟槽内填充介电材料并进行CMP以形成浅沟槽隔离;步骤S103:去除所述第二硬掩膜层,形成覆盖所述第一硬掩膜层与所述浅沟槽隔离的浮栅材料层;步骤S104:多次重复执行缓冲层形成和缓冲层去除的如下工艺过程,重复次数为至少两次:形成覆盖所述浮栅材料层的缓冲层,通过CMP工艺去除所述缓冲层高于所述浮栅材料层的部分以及所述浮栅材料层的一部分;步骤S105:通过干法刻蚀去除所述浮栅材料层高于所述浅沟槽隔离的部分以及所述缓冲层的剩余部分以形成浮栅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410527833.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top