[发明专利]半导体器件及其形成方法

摘要

一种半导体器件及其形成方法，其中半导体器件的形成方法包括：提供衬底，衬底表面形成有伪栅极结构；在伪栅极结构两侧的衬底内形成掺杂区；形成覆盖于掺杂区表面以及伪栅极结构表面的层间介质层，且层间介质层顶部表面与伪栅极结构顶部表面齐平；刻蚀去除伪栅极结构以及位于伪栅极结构下方的部分厚度的衬底，在衬底内形成沟槽；在沟槽内填充沟道应力层，所述沟道应力层的材料为绝缘材料，且所述沟道应力层顶部表面低于衬底表面；在所述沟道应力层表面形成本征层，且所述本征层填充满所述沟槽；在所述本征层表面形成栅极结构。本发明在提高半导体器件载流子迁移率的同时，抑制短沟道效应以及源漏穿通问题，优化半导体器件的电学性能及可靠性。

主权项

1.一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底表面形成有伪栅极结构；在所述伪栅极结构两侧的衬底内形成掺杂区；形成覆盖于所述掺杂区表面以及伪栅极结构侧壁表面的层间介质层，且所述层间介质层顶部表面与伪栅极结构顶部表面齐平；刻蚀去除所述伪栅极结构以及位于伪栅极结构下方的部分厚度的衬底，在所述衬底内形成沟槽；在所述沟槽内填充沟道应力层，在所述掺杂区内形成掺杂应力层，所述沟道应力层与掺杂应力层的应力类型相同，且所述沟道应力层顶部表面低于衬底表面，所述沟道应力层的材料为绝缘材料；采用等离子体增强化学气相沉积工艺形成所述沟道应力层，所述沟道应力层的应力类型为张应力时，在所述等离子体增强化学气相沉积工艺形成沟道应力层的工艺过程中，除了向反应腔室内施加高频功率源外，还向反应腔室内施加低频功率源，所述沟道应力层的应力类型为压应力时，在所述等离子体增强化学气相沉积工艺形成沟道应力层的工艺过程中，存在H原子剔除的过程，在沟道应力层中形成悬挂键和空洞，所述悬挂键相互交联；在所述沟道应力层表面形成本征层，且所述本征层填充满所述沟槽；在所述本征层表面形成栅极结构。