[发明专利]基于屏蔽栅结构的沟槽栅MOSFET

摘要

本发明公开了一种基于屏蔽栅结构的沟槽型MOSFET，控制栅形成在第一沟槽中并带有底部厚氧化膜，屏蔽栅形成在第二沟槽中，屏蔽栅与控制栅依次间隔排列。屏蔽栅依次穿过源区和阱区所以在横向上和沟槽栅相隔一段距离；屏蔽栅第二沟槽的顶部与源极接触孔连通。在源极接触孔中填充有金属层并用于同时引出源极，源极也同时作为阱区和屏蔽栅的引出电极。本发明的屏蔽栅和控制栅并不形成在同一沟槽中，简化了用于隔离屏蔽栅与控制栅的相关工艺流程；同时，本发明中通过源极接触孔引出的源极和阱区的同时作为屏蔽栅的引出电极，所以不需要占用额外的面积来引出屏蔽栅的电极，能够缩小器件面积。

主权项

一种基于屏蔽栅结构的沟槽型MOSFET，其特征在于，沟槽栅MOSFET由多个重复单元结构横向交替排列而成，所述沟槽型MOSFET的单元结构包括：第一导电类型重掺杂的硅衬底；第一导电类型轻掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上；第二导电类型阱区，形成于所述硅外延层表面区域中并具有一定的厚度；第一沟槽，其深度大于所述第二导电类型阱区的厚度，所述第一沟槽从所述硅外延层顶部表面穿过所述第二导电类型阱区；在所述第一沟槽的底部表面形成有底部氧化层、在所述第一沟槽的侧面形成有栅氧化层，所述底部氧化层的厚度大于所述栅氧化层的厚度，在形成有所述栅氧化层和所述底部氧化层的所述第一沟槽中填充有多晶硅栅；由所述多晶硅栅和所述栅氧化层组成沟槽栅结构；源区，由形成于所述第二导电类型阱区表面区域中的第一导电类型重掺杂区组成；所述多晶硅栅从侧面覆盖所述源区和所述第二导电类型阱区，被所述多晶硅栅侧向覆盖的所述第二导电类型阱区的表面用于形成连接所述源区和所述硅外延层的沟道；第二沟槽，其深度大于所述第一沟槽的深度，所述第二沟槽从所述硅外延层顶部表面依次穿过所述源区和所述第二导电类型阱区；所述第二沟槽在纵向上分成上下两部分，所述第二沟槽的下部分中填充有多晶硅、且该多晶硅和所述第二沟槽的底部表面或侧面之间间隔有氧化层，由形成于所述第二沟槽的下部分中的氧化层和多晶硅组成屏蔽栅结构，所述屏蔽栅的顶部位于所述第二导电类型阱区中；所述第二沟槽的上部分和顶部的源极接触孔连通并作为所述源极接触孔的延伸到所述第二导电类型阱区中的部分，在所述源极接触孔中填充有金属层并用于引出源极，所述源极也同时作为所述第二导电类型阱区和所述屏蔽栅的引出电极；各所述单元结构中的所述屏蔽栅在横向上和所述沟槽栅相隔一段距离，通过调节所述第一沟槽底部的所述底部氧化层的厚度来调节所述沟槽栅MOSFET的栅漏寄生电容，所述底部氧化层的厚度越厚所述栅漏寄生电容越小；各所述单元结构之间的所述屏蔽栅交替排列，交替排列的所述屏蔽栅用于增加对各所述屏蔽栅之间的所述硅外延层的耗尽，交替排列的所述屏蔽栅对各所述屏蔽栅之间的所述硅外延层的耗尽能力越强，所述沟槽栅MOSFET的击穿电压越高。