[发明专利]一种存储控制器及其使用方法

摘要

本发明提供了一种存储控制器及其使用方法，包括各处理器发出存储指令，处理器控制器接收处理器发送的存储指令，并将其发送至交换器，由交换器逐一发送至硬盘控制器，硬盘控制器按照存储指令中指示存储的地址空间发送至硬盘，其中，所指示的地址空间是分配给发出存储指令的处理器的地址空间。采用本发明的技术方案，能够实现在分时机制下保证多个处理器存储指令复用同一实体存储空间，从而实现了通过硬件方式实现多颗处理器共享同一实体存储空间的目的。

主权项

一种存储控制器，其特征在于，所述存储控制器包括：至少一个处理器控制器、交换器、以及硬盘控制器；其中：各处理器控制器，用于分别与其相对应的处理器相连，接收处理器发送的存储指令，并将其发送至交换器；交换器一端与各处理器控制器相连，另一端与硬盘控制器相连，用于将处理器控制器发来的存储指令逐一发送至硬盘控制器；硬盘控制器，用于与硬盘相连，在接收到交换器发来的存储指令时，在存储指令中指示存储的地址空间后发送至硬盘，其中，所指示的地址空间是分配给发出存储指令的处理器的地址空间；所述交换器根据Matrix Arbiter算法对存储指令进行仲裁，按照该仲裁结果逐一发送至硬盘控制器；所述交换器进一步包括更新单元、读取单元、判断单元、第一执行单元、第二执行单元、以及第三执行单元，其中：更新单元，用于更新Matrix Arbiter算法中的仲裁矩阵；读取单元，用于读取处理器控制器发来的第一帧；判断单元，用于判断第一帧是否为PIO Data In指令，若为PIO Data In指令在转发完毕后进入PIOSetupFIS状态，若为其他指令，则进入RegFIS状态；第一执行单元，用于对进入RegFIS状态的存储指令，等待Register FIS‑Device to Host帧，当收到该Register FIS‑Device to Host帧并接收完毕后，返回初始状态；第二执行单元，用于对进入PIOSetupFIS状态的存储指令，接收最后一帧，且在该最后一帧E_STATUS域中BSY和DRQ位均为0时，进入DataFIS状态；第三执行单元，用于对进入DataFIS状态的存储指令，接收最后一帧完毕后，返回初始状态；其中，在返回初始状态时，交换器开始接收多个处理器发送的SATA指令，并进行下一次仲裁。