[发明专利]互连结构的形成方法有效
| 申请号: | 201410301170.3 | 申请日: | 2014-06-27 |
| 公开(公告)号: | CN105226008B | 公开(公告)日: | 2018-07-10 |
| 发明(设计)人: | 周鸣 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L21/768 | 分类号: | H01L21/768 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 高静;骆苏华 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明提供了一种互连结构的形成方法。包括:在形成介质层后,在介质层上形成碳氧化硅(SiOC)层,在碳氧化硅层上形成金属掩模材料层;之后再刻蚀金属掩模材料层和碳氧化硅层形成硬掩模,并以硬掩模为掩模刻蚀介质层,在介质层形成通孔;向通孔内填充导电材料后,形成导电插塞。以碳氧化硅层和金属掩模材料层双层结构取代现有的含有金属层、TEOS层和采用低K材料制成的结合层的结构。后续在介质层内形成通孔后,清洗通孔以去除刻蚀介质层时所形成的刻蚀副产物时,碳氧化硅层、金属掩模材料层和介质层消耗速率相似,有效改善形成于硬掩模以及介质层内的通孔侧壁平整度,进而提高后续向通孔内填充的导电材料的填充性能,以提高形成的导电插塞的性能。 | ||
| 搜索关键词: | 介质层 通孔 碳氧化硅层 金属掩模 材料层 硬掩模 刻蚀介质层 导电插塞 互连结构 填充导电材料 刻蚀副产物 掩模材料层 导电材料 刻蚀金属 双层结构 碳氧化硅 填充性能 通孔侧壁 低K材料 结合层 金属层 平整度 掩模 去除 填充 清洗 消耗 | ||
【主权项】:
1.一种互连结构的形成方法,其特征在于,包括:提供基底;在所述基底上形成介质层;在所述介质层上形成碳氧化硅层;在所述碳氧化硅层上形成金属掩模材料层;刻蚀所述金属掩模材料层和碳氧化硅层以形成硬掩模;以所述硬掩模为掩模刻蚀所述介质层,在所述介质层内形成通孔;在所述通孔内填充导电材料,以形成导电插塞;形成碳氧化硅层的方法为化学气相沉积法,所述化学气相沉积法以一氧化碳、硅烷气体、一氧化二氮和水蒸气作为反应气体,所述硅烷和一氧化碳的流量比为1:1~1:3,所述硅烷与一氧化二氮的流量比为1:0.1~1:3,所述硅烷与水蒸气的流量比为1:0.1~1:3。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410301170.3/,转载请声明来源钻瓜专利网。
- 上一篇:多功能医用病房呼叫器
- 下一篇:带计数感应检测的双晶片焊接治具
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





