[发明专利]多标准性能可重构式I/Q正交载波发生器

摘要

本发明公开了一种多标准性能可重构式I/Q正交载波发生器，该发生器通过合理的频率分配，可实现0.1～5GHz连续覆盖的I/Q载波输出以及5～10GHz、1.5～3GHz连续覆盖的差分信号输出；同时，通过配置可编程电荷泵(102)、环路滤波器(103)参数、多路压控振荡器(104)及与之相对应的第一多路选择器(105)、五级除二分频链路(109)及相应的第二多路选择器(110)、第三多路选择器(112)，可以产生不同环路带宽、不同相位噪声、不同功耗水品、不同锁定时间的各种频率下的载波信号，实现多标准性能可重构式I/Q正交载波的产生。

主权项

1.一种多标准性能可重构式I/Q正交载波发生器，采用标准CMOS工艺，单片集成实现，其包括：鉴频鉴相器(101)，用于对输入的参考信号和可编程多模分频器(107)的输出信号的频率和相位进行比较；可编程电荷泵(102)，受鉴频鉴相器(101)输出信号控制，产生充、放电电流，进而对环路滤波器进行充、放电，改变其输出电压；环路滤波器(103)，用于将可编程电荷泵(102)的充、放电电流转化为控制多路压控振荡器(104)的模拟电压；多路压控振荡器(104)，受所述模拟电压的控制产生所需的锁相环锁定频率范围；第一多路选择器(105)，用于将多路压控振荡器(104)的输出信号进行通道选取，以决定由哪一个压控振荡器提供振荡频率；除二预分频器(106)，用于将来自第一多路选择器(105)的输出信号进行除二预分频，以降低可编程多模分频器(107)的最高工作频率；可编程多模分频器(107)，用于控制锁相环主环路的分频比，最终决定锁相环的锁定频率；主环路输出缓冲器(108)，用于将锁相环主环路信号进行输出；五级除二分频链路(109)，用于产生0.1～5GHz的I/Q信号，并分两路分别输出到接收机和发射机；第二多路选择器(110)和第三多路选择器(112)，用于对五级除二分频链路(109)的输出信号进行通道选取；到接收机输出缓冲器(111)和到发射机输出缓冲器(113)，用于将所述两路信号分别输出到接收机和发射机；输入缓冲器(114)，用于接收外部输入信号进入五级除二分频链路(109)；其中，可编程电荷泵(102)是充、放电电流可配置电荷泵，其输入端与鉴频鉴相器(101)的输出端连接，输出端与环路滤波器(103)的输入端连接，其工作状态受数字处理器(116)的第一输出控制，从而可利用数字处理器(116)对锁相环的环路带宽进行调节；多路压控振荡器(104)产生所需5～10GHz及1.5～3GHz的振荡信号，其振荡频率由数字信号A、B、P及环路滤波器(103)的输出电压共同决定，A用于压控振荡器的选取，B用于子频带的选取，P用于包含频率预置模块的混合信号压控振荡器的预置信号的设置，当A选取该混合信号压控振荡器进行工作时，预置模块根据P的配置与来自环路滤波器的输出电压共同产生控制电压作用到压控振荡器核心上，从而产生所需的振荡频率，其中A、B和P分别是数字处理器(116)的第二、第三和第四输出；多路压控振荡器(104)包含了三个相互独立的压控振荡器，其中第一压控振荡器覆盖5～10GHz频率范围，第二压控振荡器覆盖1.5～3GHz频率范围，第三压控振荡器具有频率预置功能，能够实现快速锁定，缩短锁定时间，由数字处理器(116)选取某一个压控振荡器进行工作，构成锁相环主环路；第一多路选择器(105)的输入端与多路压控振荡器(104)的输出端连接，输出端分别与除二预分频器(106)、五级除二分频链路(109)及主环路输出缓冲器(108)的输入端连接，其工作状态受数字处理器(116)的第五输出控制，第一多路选择器(105)由针对不同工作频段所设计的缓冲器并行组合构成，每一个缓冲器受数字处理器(116)的第五输出控制，可单独打开或者关闭，关闭后该缓冲器不消耗功耗。