[发明专利]一种高可靠、高精度的时间引信点火电路

摘要

一种高可靠、高精度的时间引信点火电路，该时间引信点火电路由输入控制信号电路、逻辑组合电路、延时电路、光MOS继电器驱动电路组成；所述时间引信点火电路通过输入控制信号电路的光耦将输入信号和逻辑控制信号隔离，该逻辑控制信号通过延时电路处理后产生一种确定的电平进入逻辑组合电路的数字电路进行二次比较，当比较后的信号为低电平时，通过所述光MOS继电器驱动电路进行控制信号和输出的隔离，使时间引信点火电路开始工作；当比较后的信号为高电平时，时间引信点火电路处于待机状态。本发明主要解决了产品的抗干扰和目标发生变化时切断输出的控制能力。

主权项

一种高可靠、高精度的时间引信点火电路，其特征在于：该时间引信点火电路由输入控制信号电路、逻辑组合电路、延时电路、光MOS继电器驱动电路组成；所述时间引信点火电路通过输入控制信号电路的光耦将输入信号和逻辑控制信号隔离， 该逻辑控制信号通过延时电路处理后产生一种确定的电平进入逻辑组合电路的数字电路进行二次比较，当比较后的信号为低电平时，通过所述光MOS继电器驱动电路进行控制信号和输出的隔离，使时间引信点火电路开始工作；当比较后的信号为高电平时，时间引信点火电路处于待机状态；所述逻辑组合电路包括：数字电路IC3、IC8和旁路电容C5，用于换算输入信号的逻辑电平，保证输出信号的正确性；其连接关系如下：所述数字电路IC3的1脚、2脚连接光耦IC1的7脚、6脚；该数字电路IC3的3脚连接所述延时电路的数字电路IC4的6脚并与数字电路IC8的1脚相连；该数字电路IC3的12脚、13脚连接光耦IC2的7脚、6脚；该数字电路IC3的7脚连接数字电路的地GND'；该数字电路IC3的11脚连接所述延时电路的数字电路IC5的6脚并与数字电路IC8的6脚相连；该数字电路IC3的14脚连接数字电路供电电源VCC，该供电电源VCC一端连接旁路电容C5，该C5的另一端连接数字电路的地GND'；IC3的4脚、5脚、6脚、8脚、9脚、10脚悬空；所述数字电路IC8的2脚与所述延时电路的数字电路IC4的8脚相连；该数字电路IC8的3脚、13脚相连，4脚、12脚相连；该数字电路IC8的5脚与所述延时电路的数字电路IC5的8脚相连；该数字电路IC8的7脚与数字电路的地GND'连接；该数字电路IC8的8脚与所述光MOS继电器驱动电路的数字电路IC9的10脚相连；该数字电路IC8的9脚与所述延时电路的数字电路IC7的8脚相连；该数字电路IC8的10脚与所述光MOS继电器驱动电路的数字电路IC9的3脚相连；该数字电路IC8的11脚与所述延时电路的数字电路IC7的6脚和IC6的6脚相连；该数字电路IC8的14脚与数字电路供电电源VCC 相连；所述延时电路包括：数字电路IC4、IC5 、IC6、IC7、旁路电容C10，该延时电路用于防止时间引信点火电路工作时出现误操作或目标发生改变后及时关断输出，确保出现异常时工作的可靠性；其连接关系如下：所述数字电路IC4的1脚、2脚、3脚分别连接谐振电阻R5、谐振电容C6、补偿电阻R6的一端，该谐振电阻R5、谐振电容C6、补偿电阻R6的另一端相互连接；该数字电路IC4的6脚和所述逻辑组合电路中的数字电路IC3的3脚和数字电路IC8的1脚相连；该数字电路IC4的8脚和所述数字电路IC8的2脚相连；该数字电路IC4的4脚和11脚悬空，其5脚、7脚、10脚、13脚连接数字电路的地GND'，9脚、12脚、14脚与数字电路供电电源VCC相连；所述数字电路IC5的1脚、2脚、3脚分别连接谐振电阻R7、谐振电容C7、补偿电阻R8一端，该谐振电阻R7、谐振电容C7、补偿电阻R8的另一端相互连接；该数字电路IC5的6脚与所述逻辑组合电路中的数字电路IC3的11脚和数字电路IC8的6脚连接；该数字电路IC5的8脚与所述逻辑组合电路中的数字电路IC8的5脚相连；该数字电路IC5的4脚和11脚悬空，其5脚、7脚、10脚、13脚连接数字电路的地GND'，其9脚、12脚、14脚与数字电路供电电源VCC相连；所述数字电路IC6的1脚、2脚、3脚分别连接谐振电阻R9、谐振电容C8、补偿电阻R10一端相连，该谐振电阻R9、谐振电容C8、补偿电阻R10的另一端相互连接；该数字电路IC6的4脚和11脚悬空，其5脚、7脚、10脚、13脚连接数字电路的地GND'，其9脚、12脚、14脚与数字电路供电电源VCC相连；该数字电路IC6的6脚与所述逻辑组合电路中的数字电路IC8的11脚相连；所述数字电路IC7的1脚、2脚、3脚分别连接谐振电阻R11、谐振电容C9、补偿电阻R12一端相连，该谐振电阻R11、谐振电容C9、补偿电阻R12的另一端相互连接；该数字电路IC7的6脚与所述逻辑组合电路中的数字电路IC8的11脚相连；该数字电路IC7的8脚与所述逻辑组合电路中的数字电路IC8的9脚相连；该数字电路IC7的4脚和11脚悬空，其5脚、7脚、10脚、13脚连接数字电路的地GND'，其9脚、12脚、14脚与数字电路供电电源VCC相连；所述数字电路供电电源VCC的一端连接所述旁路电容C10，该旁路电容C10另一端连接数字电路的地GND'；所述输入控制信号电路包括：输入信号Vin1、Vin2、Vin3、Vin4，控制信号CO1、CO2、CO3、CO4，光耦IC1、IC2，上拉式电阻R1、R2、R3、R4，电容C1、C2、C3、C4，二极管D1、 D2、 D3、 D4组成；具体连接如下：输入信号Vin1和电容C1、二极管D1的一端及光耦IC1的4脚相连，控制信号CO1和电容C1、二极管D1的另一端及光耦IC1的3脚相连；输入信号Vin2和电容C2、二极管D2的一端及光耦IC1的1脚相连，控制信号CO2和电容C2、二极管D2的另一端及光耦IC1的2脚相连；输入信号Vin3和电容C3、二极管D3的一端及光耦IC2的4脚相连，控制信号CO3和电容C3、二极管D3的另一端及光耦IC2的3脚相连；输入信号Vin4和电容C4、二极管D4的一端及光耦IC2的1脚相连，控制信号CO4和电容C4、二极管D4的另一端及光耦IC2的2脚相连；所述光耦IC1和IC2的5脚均连接电路的模拟地GND，该光耦IC1和IC2内部的发射级在器件内部相连并与电路的模拟地GND相通；所述光耦IC1的6脚、7脚分别接上拉式电阻R1、R2的一端，该上拉式电阻R1、R2的另一端均接数字电路供电电源VCC；所述光耦IC2的6脚、7脚分别接上拉式电阻R3 、R4的一端，该上拉式电阻R3 、R4的另一端接数字电路供电电源VCC；所述光耦IC1、IC2的8脚均与数字电路供电电源VCC相连；所述光MOS继电器驱动电路包括：数字电路IC9、限流电阻R13、 R14、 R15、驱动三极管Q1以及光MOS继电器IC10；驱动三极管Q1在线路提高数字电路IC9的输出的驱动能力，为光MOS继电器IC10提供放电回路，光MOS继电器IC10二次隔离逻辑信号和输出，提高产品的抗干扰能力和可靠性；其连接关系如下：所述数字电路IC9的3脚与所述逻辑组合电路中的数字电路IC8的10脚相连；该数字电路IC9的11脚与所述延时电路的数字电路IC6的8脚相连；该数字电路IC9的10脚与所述逻辑组合电路中的数字电路IC8的8脚相连；该数字电路IC9的4脚与限流电阻R15的一端相连，限流电阻R15的另一端与驱动三极管Q1的基极相连，驱动三极管Q1的发射极与数字电路的地GND'相连，驱动三极管Q1的集电极与光MOS继电器IC10中的发光二极管D5、D6的共阴极相连，光MOS继电器IC10中的发光二极管D5的阳极与限流电阻R14的一端相连，电阻R14的另一端与数字电路供电电源VCC相连，光MOS继电器IC10中的发光二极管D6的阳极与限流电阻R13的一端相连，该限流电阻R13的另一端与数字电路供电电源VCC相连；该数字电路IC9的1脚、2脚、5脚、6脚、8脚、9脚、12脚、13脚悬空；该数字电路IC9的7脚与数字电路的地GND'相连；该数字电路IC9的14脚与数字电路供电电源VCC相连。