[发明专利]抗辐射SRAM单元

摘要

本发明提供了一种改进的抗辐射SRAM存储单元，该单元包括以下结构反相器结构，包括第一反相器结构、第二反相器结构、第三反相器结构、第四反相器结构，其中反相器结构由PMOS管和NMOS管串联形成，PMOS管漏极和NMOS管漏极之间作为存储节点，每个存储节点控制其它反相器结构的一个NMOS管和另一个反相器结构的一个PMOS管的栅电压；传输结构，由两个NMOS管构成，其源极、栅极和漏极分别接位线j反相位线、字线和存储节点。本发明通过采用改进的SRAM存储单元，使得每个结点都通过一个PMOS和一个NMOS控制另外两个节点，同时每一个结点也都受到一个PMOS和NMOS的控制，这样就实现了节点间的闭环反馈控制，有效的提高了抗高电平翻转能力。

主权项

一种改进的抗辐射SRAM存储单元，该单元包括以下结构：反相器结构，用于锁存逻辑电平状态，包括第一反相器结构、第二反相器结构、第三反相器结构、第四反相器结构，其中，第一反相器结构包括第一PMOS管(P1)和第一NMOS管(N1)串联结构，所述第一PMOS管(P1)漏极和第一NMOS管(N1)的漏极之间作为第一存储节点(A)；第二反相器结构包括第二PMOS管(P2)和第二NMOS管(N2)串联结构，所述第二PMOS管漏极(P2)和第二NMOS管(N2)的漏极之间作为第三存储节点(C)；第三反相器结构包括第三PMOS管(P3)和第三NMOS管(N3)串联结构，所述第三PMOS管漏极(P3)和第三NMOS管(N3)的漏极之间作为第四存储节点(D)；第四反相器结构由第四PMOS管(P4)和第四NMOS管(N4)串联结构，所述第四PMOS管漏极(P4)和第四NMOS管(N4)的漏极之间作为第二存储节点(B)；所述第一存储节点(A)连接第二NMOS管(N2)和第四PMOS管(P4)的栅电极；所述第二存储节点(B)连接第三NMOS管(N3)和第一PMOS管(P1)的栅电极；所述第三存储节点(C)连接第一NMOS管(N1)和第三PMOS管(P3)的栅电极；所述第四存储节点(D)连接第四NMOS管(N4)和第二PMOS管(P2)的栅电极；传输结构，用于传输存储在存储节点中的逻辑电平状态和来自位线或反相位线的信息，包括第五NMOS管(N5)和第六NMOS管(N6)。