[发明专利]一种双缓冲存储器结构的视频解码器及控制方法

摘要

本发明提供一种双缓冲存储器结构的视频解码器，包括存储器访问控制寄存器、主存储器接口、辅存储器接口、总线矩阵、主存储器、辅存储器以及解码器。根据输入压缩视频流格式，主控制器通过存储器访问控制寄存器来配置解码器的硬件功能模块所使用的存储器并设定相应的访存地址空间。解码器接收到主控制器发出的解码启动命令后，启动内部多个硬件模块并发执行，根据存储器访问控制器的设置向主存储器接口或辅存储器接口发出访存请求。主存储器接口、辅存储器接口接收解码器硬件功能模块的访存请求经过仲裁，访问相应的存储器。本发明的方法及电路采用存储器集中管理模式，根据多标准压缩编码格式的视频流对解码器硬件功能模块配置不同的存储器访问方式，节省了存储器面积，有效减少了系统带宽需求。

主权项

一种双缓冲存储器结构的视频解码器存储器访问控制方法，其中该视频解码器包括主控制器、解码器、存储器访问控制寄存器、主存储器接口、主存储器、辅存储器接口、总线矩阵、辅存储器，其中主控制器通过存储器访问控制寄存器与解码器相连接，主存储器和辅存储器中分别设置有仲裁模块，主控制器通过存储器访问控制寄存器来配置解码器的各硬件功能模块，控制其使用主存储器或者辅存储器之一，并设定相应的访存地址空间，解码器通过主存储器接口与主存储器连接，解码器、辅存储器接口、总线矩阵、辅存储器依次连接，主控制器通过总线矩阵与辅存储器连接，能够同时支持解码器和主控制器对辅存储器的访问控制，解码器和主控制器可共享存储空间，其中，主存储器和辅存储器用于参考图像、重建图像、暂存数据，主控制器控制解码器的解码启动，启动内部各硬件模块后，各硬件模块并发执行，根据存储器访问控制寄存器的设置向主存储器接口或辅存储器接口发出访存请求，主存储器接口、辅存储器接口接收解码器硬件功能模块的访存请求，经过仲裁模块的仲裁后访问相应的存储器，其中主存储器是DDR动态数据存储器，辅存储器是静态SRAM数据存储器，主存储器的容量比辅存储器容量大，硬件功能模块为帧内预测模块、去块滤波模块、运动补偿模块，存储器访问控制寄存器有N组寄存器，其中N代表解码器内部的访存功能模块数量，每组寄存器包括访存使能控制寄存器、访存起始寄存器及长度寄存器，其中所述的仲裁模块为优先级可配置仲裁器，对接收到的解码器各硬件功能模块的访存请求进行仲裁，其中N的数值是4，该存储器访问控制方法包括如下步骤：(1)对该视频解码器供电，主控制器执行启动；(2)主控制器跳转至辅存储器执行；(3)将压缩视频流文件存储在主存储器中；(4)通过主控制器控制解码器对输入的多标准视频流进行处理得到视频流压缩编码格式；(5)主控制器根据当前视频流的编码格式及图像大小，查询预定义的表格，得到各硬件模块针对此输入视频流的存储器位置，地址空间分配信息；(6)主控制器设置存储器访问控制寄存器，同时释放辅存储器；(7)主控制器向视频解码器发出帧解码启动命令；(8)视频解码器各硬件模块开始工作，根据存储访问控制器的设置，产生主存储器或辅存储器访存请求；(9)仲裁模块进行仲裁后，对相应的主存储器或辅存储器进行访存。