[发明专利]一种基于全数字锁相环的高精度同步时钟实现方法

摘要

本发明公开了一种基于全数字锁相环的高精度同步时钟实现方法。其步骤为采用鉴相器对输入卫星时钟信号和输出同步时钟信号的相位进行比较，并通过数字滤波器产生相位差信号；时钟源状态监测器在线监测卫星时钟的工作状态；正常工作模式时，脉冲增减控制器根据数字滤波器输出的相位差产生分频器的分频控制系数；失步工作模式时，自校正控制器利用卫星时钟失效前的分频控制系数、当前的环境温度以及噪声参数产生分频控制系数；分频器根据分频控制系数产生高精度同步时钟输出信号。本发明方法产生的同步时钟信号同时具有随机误差小与累积误差小的优点，在卫星时钟失效一段时间内仍可保持较高的授时精度，可为电力系统提供精确时间同步秒脉冲信号。

主权项

一种基于全数字锁相环的高精度同步时钟实现方法，其特征在于，包括如下步骤：(1)在卫星时钟工作正常时，鉴相器对输入卫星时钟信号和输出同步时钟信号的相位进行比较，产生能够表征两者相位超前与滞后关系的输出信号；(2)数字滤波器对鉴相器的输出信号进行滤噪处理，并根据相位超前与滞后情况产生相位差输出信号：卫星时钟信号相位超前时，输出相位差信号up，卫星时钟信号相位滞后时，输出相位差信号down；(3)时钟源状态监测器在线监测卫星时钟的工作状态，接收正常时，选择正常工作模式，否则，选择失步工作模式；(4)正常工作模式时，脉冲增减控制器根据数字滤波器输出的相位差产生分频器的分频控制系数N；(5)失步工作模式时，自校正控制器利用卫星时钟失效前的分频控制系数、当前的环境温度以及噪声参数产生分频控制系数N；(6)分频器根据分频控制系数N对晶振信号进行分频，产生高精度同步时钟输出信号；步骤(4)中脉冲增减控制器根据数字滤波器输出的相位差产生分频器的分频控制系数N，具体方法为：脉冲增减控制器将相位差信号up调制成有效的减脉冲，相位差信号down调制成有效的增脉冲；当增脉冲有效时，如果前一个分频系数Ni‑1≤Nclk，Nclk为标准秒时钟对应的分频系数，其数值等于晶振频率，则Ni＝Ni‑1+1，对下一个输出同步时钟信号实现滞后校正；如果前一个分频系数Ni‑1＞Nclk，则Ni＝Ni‑1，对下一个输出同步时钟信号不进行校正；当减脉冲有效时，如果前一个分频系数Ni‑1≥Nclk，则Ni＝Ni‑1‑1，对下一个输出同步时钟信号实现超前校正；如果前一个分频系数Ni‑1＜Nclk，则Ni＝Ni‑1，对下一个输出同步时钟信号不进行校正；将判别结果Ni锁存，并作为下一秒的分频控制系数输出给分频器。