[发明专利]DTMB中部分并行输入的累加左移准循环矩阵乘法器

摘要

本发明提供了一种DTMB中部分并行输入的累加左移准循环矩阵乘法器，用于实现DTMB标准多码率QC-LDPC近似下三角编码中向量m与准循环矩阵F的乘法运算，该乘法器包括3个预先存储矩阵F中所有循环矩阵生成多项式的生成多项式查找表、3个对m的向量段和生成多项式比特进行标量乘的127位二进制乘法器、3个对乘积和移位寄存器内容进行模2加的127位二进制加法器、3个存储被循环左移1位的和的127位移位寄存器。本发明提供的部分并行输入乘法器兼容所有码率，具有寄存器少、结构简单、功耗小、成本低、工作频率高、吞吐量大等优点。

主权项

一种DTMB中部分并行输入的累加左移准循环矩阵乘法器，当采用近似下三角编码方法对DTMB标准多码率QC‑LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵F_i,j构成的阵列，f_i,j是循环矩阵F_i,j的生成多项式，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，DTMB标准采用了3种不同码率η的QC‑LDPC码，η分别是0.4、0.6、0.8，对于这3种不同码率QC‑LDPC码，均有b＝127，3种不同码率对应的参数u分别是3、2、2，以b比特为一段，向量m被等分为u段，即m＝(m₀,m₁,…,m_u‑1)，部分校验向量p被等分为u段，即p＝(p₀,p₁,…,p_u‑1)，其特征在于，所述乘法器包括以下部件：生成多项式查找表L₀,L₁,L₂，分别预存所有码率准循环矩阵F中第0,1,2块列的循环矩阵生成多项式；b位二进制乘法器M₀,M₁,M₂，分别对m的向量段和生成多项式查找表L₀,L₁,L₂的输出比特进行标量乘；b位二进制加法器A₀,A₁,A₂，分别对b位二进制乘法器M₀,M₁,M₂的乘积和移位寄存器R₀,R₁,R₂的内容进行模2加；移位寄存器R₀,R₁,R₂，分别存储b位二进制加法器A₀,A₁,A₂的和被循环左移1位后的结果以及最终的校验段p₀,p₁,p₂。