[发明专利]基于交错时序检测相消机制的阵列式电容传感器接口电路有效

专利信息
申请号: 201410132968.X 申请日: 2014-04-03
公开(公告)号: CN103888128A 公开(公告)日: 2014-06-25
发明(设计)人: 张旭;胡晓晖;刘鸣;陈弘达 申请(专利权)人: 中国科学院半导体研究所
主分类号: H03K19/0185 分类号: H03K19/0185
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 任岩
地址: 100083 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种基于交错时序检测相消机制的阵列式电容传感器接口电路,包括开关网络、待测电容阵列、运算放大器和电容反馈网络。其中,开关网络包括第一开关S1、第二开关S2、第三开关S3和第四开关S4。待测电容阵列包括待测电容Cx和寄生旁路电容Cp1、Cp2。电容反馈网络包括反馈电容Cf和第五开关S5。本发明通过交错的开关时序,将待测电容Cx充放电步骤调节至相反,寄生旁路电容Cp1、Cp2的充放电步骤保持一致,通过后端处理,将寄生旁路电容的电荷转移量消除,从而在较大寄生旁路电容的影响下,依旧可以准确的检测出微小的待测电容,特别适用于阵列式电容传感器的读出应用。
搜索关键词: 基于 交错 时序 检测 机制 阵列 电容 传感器 接口 电路
【主权项】:
一种基于交错时序检测相消机制的阵列式电容传感器接口电路,其特征在于,该接口电路包括开关网络(7)、待测电容阵列(6)、运算放大器(8)和电容反馈网络(9),其中:开关网络(7)包括第一开关(S1)、第二开关(S2)、第三开关(S3)和第四开关(S4),第一开关(S1)的一端连接于系统电源(Vdd),另一端与第二开关(S2)的一端相连接,形成第一节点(A);第二开关(S2)的另一端接地;第三开关(S3)的一端接地,另一端与第四开关(S4)的一端相连接,形成第二节点(B);第四开关(S4)的另一端连接于运算放大器(8)的负输入端;待测电容阵列(6)包括待测电容(Cx)、第一寄生旁路电容(Cp1)和第二寄生旁路电容(Cp2),其中第一寄生旁路电容(Cp1)为待测电容(Cx)左侧的接地电容,第二寄生旁路电容(Cp2)为待测电容(Cx)右侧的接地电容;待测电容(Cx)的一端连接于第一节点(A),另一端连接于第二节点(B);电容反馈网络(9)包括反馈电容(Cf)和第五开关(S5),其中反馈电容(Cf)与第五开关(S5)并联后,一端与运算放大器(8)的负输入端相连接,另一端与运算放大器(8)的输出端相连接;运算放大器(8)的正输入端与Vdd/2等电势点相连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410132968.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top