[发明专利]具有减小的间距和线间隔的集成电路及其形成方法有效
| 申请号： | 201410103302.1 | 申请日： | 2014-03-19 |
| 公开（公告）号： | CN104658893B | 公开（公告）日： | 2018-02-13 |
| 发明（设计）人： | 姚欣洁;李忠儒;吴永旭;包天一;眭晓林 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033;G03F7/00 |
| 代理公司： | 北京德恒律治知识产权代理有限公司11409 | 代理人： | 章社杲,孙征 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的方法包括实施双重图案化工艺以形成第一芯轴、第二芯轴和第三芯轴，其中，第二芯轴位于第一芯轴和第三芯轴之间，以及蚀刻第二芯轴以将第二芯轴切割成第四芯轴和第五芯轴，其中，通过开口将第四芯轴与第五芯轴分隔开。在第一芯轴、第三芯轴、第四芯轴和第五芯轴的侧壁上形成间隔件层，其中，间隔件层完全填充开口。去除间隔件层的水平部分，而不去除间隔件层的垂直部分。将第一芯轴、第三芯轴、第四芯轴、第五芯轴和间隔件层的垂直部分用作蚀刻掩模以蚀刻目标层，从而在目标层中形成沟槽。使用填充材料填充该沟槽。本发明还提供具有减小的间距和线间隔的集成电路及其形成方法。 | ||
| 搜索关键词： | 具有 减小 间距 间隔 集成电路 及其 形成 方法 | ||
【主权项】：
一种形成集成电路的方法，包括：实施双重图案化工艺以形成彼此平行的第一芯轴、第二芯轴和第三芯轴，其中，所述第二芯轴位于所述第一芯轴和所述第三芯轴之间；蚀刻所述第二芯轴以将所述第二芯轴切割成第四芯轴和第五芯轴，其中，通过开口将所述第四芯轴与所述第五芯轴分隔开；在所述第一芯轴、所述第三芯轴、所述第四芯轴和所述第五芯轴的侧壁上形成间隔件层，其中，所述间隔件层完全填充所述开口；去除所述间隔件层的水平部分，而不去除所述间隔件层的垂直部分；将所述第一芯轴、所述第三芯轴、所述第四芯轴、所述第五芯轴和所述间隔件层的垂直部分用作蚀刻掩模以蚀刻目标层，从而在所述目标层中形成沟槽；以及使用填充材料填充所述沟槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410103302.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
