[发明专利]三维芯片堆叠件及其形成方法在审
| 申请号： | 201410033284.4 | 申请日： | 2014-01-23 |
| 公开（公告）号： | CN104425437A | 公开（公告）日： | 2015-03-18 |
| 发明（设计）人： | 陈伟铭;谢正贤;黄松辉;许国经 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/52 | 分类号： | H01L23/52;H01L21/768 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;孙征 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种三维芯片堆叠件包括：接合至第二芯片的第一芯片以在它们之间形成接合的互连件。接合的互连件包括：位于第一芯片的第一衬底上方的第一导电柱、位于第二芯片的第二衬底上方的第二导电柱和介于第一导电柱和第二导电柱之间的接合结构。接合结构包括邻近第一导电柱的第一IMC区域、邻近第二导电柱的第二IMC区域和介于第一IMC区域和第二IMC区域之间的金属化层。本发明还公开了三维芯片堆叠件的形成方法。 | ||
| 搜索关键词： | 三维 芯片 堆叠 及其 形成 方法 | ||
【主权项】：
一种三维芯片堆叠件，包括：第一芯片，包含第一衬底；和第二芯片，包含第二衬底；其中，所述第一芯片接合至所述第二芯片以在所述第一衬底和所述第二衬底之间形成接合的互连件，所述接合的互连件包括：位于所述第一衬底上方的第一导电柱、位于所述第二衬底上方的第二导电柱、及介于所述第一导电柱和所述第二导电柱之间的接合结构；以及所述接合结构包括：邻近所述第一导电柱的第一金属间化合物（IMC）区域、邻近所述第二导电柱的第二IMC区域及介于所述第一IMC区域和所述第二IMC区域之间的金属化层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410033284.4/，转载请声明来源钻瓜专利网。
