[发明专利]有源矩阵基板的制造方法和显示装置的制造方法有效
| 申请号： | 201380025264.6 | 申请日： | 2013-06-17 |
| 公开（公告）号： | CN104303221A | 公开（公告）日： | 2015-01-21 |
| 发明（设计）人： | 井上毅 | 申请（专利权）人： | 夏普株式会社 |
| 主分类号： | G09F9/30 | 分类号： | G09F9/30;G02F1/1368;G09F9/00;H01L21/336;H01L29/786 |
| 代理公司： | 北京市隆安律师事务所 11323 | 代理人： | 权鲜枝 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种有源矩阵基板的制造方法，在像素区域形成栅极配线，并且在边框区域(17)形成多个配线层(26、27)。接着，形成覆盖配线层(26、27)和栅极配线的栅极绝缘层(32)和半导体材料层(35)。接着，形成在像素区域覆盖半导体材料层(35)的第1抗蚀剂和分别覆盖配线层(26、27)之间的栅极绝缘层(32)的第2抗蚀剂(42)。接着，对从第1和第2抗蚀剂(42)露出的半导体材料层(35)进行干式蚀刻，由此形成半导体元件的半导体层。 | ||
| 搜索关键词： | 有源 矩阵 制造 方法 显示装置 | ||
【主权项】：
一种有源矩阵基板的制造方法，其特征在于，具有：在形成多个半导体元件的像素区域形成栅极配线，并且在作为上述像素区域的外侧周围的区域的边框区域形成包含与上述栅极配线相同的材料且相互并行地延伸的多个配线层的工序；在上述边框区域和像素区域形成覆盖上述配线层和栅极配线的栅极绝缘层的工序；在上述边框区域和像素区域中的上述栅极绝缘层的表面形成半导体材料层的工序；形成第1抗蚀剂和第2抗蚀剂的工序，上述第1抗蚀剂在上述像素区域中覆盖上述半导体材料层，上述第2抗蚀剂分别覆盖设于相互相邻的上述配线层之间的上述栅极绝缘层；以及对从上述第1抗蚀剂和第2抗蚀剂露出的上述半导体材料层进行干式蚀刻，由此形成构成上述半导体元件的半导体层的工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于夏普株式会社，未经夏普株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380025264.6/，转载请声明来源钻瓜专利网。
- 上一篇：具有集成功率传感器的继电器
- 下一篇：通过处理器间互连来隧道传输平台管理消息
