[实用新型]基于SOI工艺的背栅源漏半浮前栅MOSFET射频开关低损耗器件

摘要

本实用新型公开了基于SOI工艺的背栅源漏半浮前栅MOSFET射频开关低损耗器件，将SOI MOS器件源漏区都进行改造，将源漏区的结深设置略小于顶层硅厚度即沟道区(12)或者深沟槽隔离区(4-1、4-2)的厚度，源漏区的结深设置略小于顶层硅厚度，形成寄生二极管；通过体、背栅偏置设置、使得背栅MOSFET沟道进入导通状态，前栅MOSFET漏源区交流信号会耦合到背栅MOSFET上，由于背栅MOSFET工作于导通状态，该结构对前栅MOSFET开态下的阻抗形成调整、使前栅MOSFET作为开关开态应用下的射频损耗降低，甚至形成低损耗射频开关。

主权项

一种基于SOI工艺的背栅源漏半浮前栅N‑MOSFET射频开关低损耗器件，其特征在于，包括P型半导体衬底(1)、埋氧化层(2)、P型沟道区(12)和深沟槽隔离区(4‑1、4‑2)，埋氧化层(2)覆盖在P型半导体衬底(1)上，P型沟道区(12)设置在埋氧化层(2)上，深沟槽隔离区(4‑1、4‑2)设置在埋氧化层(2)上且环绕P型沟道区(12)、N型源区(3)和N型漏区(11)的四周；在P型沟道区(12)的一侧设置一个较重掺杂N型半导体区作为MOS器件的N型源区(3)，结深小于P型沟道区(12)或者深沟槽隔离区(4‑1、4‑2)的厚度，另一侧设置一个较重掺杂N型半导体区作为MOS器件的N型漏区(11)，结深小于P型沟道区(12)或者深沟槽隔离区(4‑1、4‑2)的厚度；一薄层横向氧化层作为栅氧化层(9)设置在P型沟道区(12)上，覆盖N型源区(3)顶部的局部、P型沟道区(12)的顶部全部、N型漏区(11)顶部的局部；一多晶硅层作为MOS栅(8)设置在栅氧化层(9)之上；在深沟槽隔离区(4‑1)顶部全部、N型源区(3)顶部一部分覆盖第一场氧化层(5‑1)；在N型源区(3)顶部一部分、栅氧化层(9)一侧面、MOS栅(8)一侧面、MOS栅(8)顶部一部分覆盖第二场氧化层(5‑2)；在MOS栅(8)顶部一部分、MOS栅(8)一侧面、栅氧化层(9)一侧面、N型漏区(11)顶部一部分覆盖第三场氧化层(5‑3)；在N型漏区(11)顶部一部分、深沟槽隔离区(4‑2)顶部全部覆盖第四场氧化层(5‑4)；N型源区(3)顶部的其余部分覆盖金属层作为源电极(6)，源电极(6)覆盖部分第一场氧化层(5‑1)的顶部、部分第二场氧化层(5‑2)的顶部；MOS栅(8)顶部的其余部分覆盖金属层作为栅电极(7)，栅电极(7)覆盖部分第二场氧化层(5‑2)的顶部、部分第三场氧化层(5‑3)的顶部；N型漏区(11)顶部的其余部分覆盖金属层作为漏电极(10)，漏电极(10)覆盖部分第三场氧化层(5‑3)的顶部、部分第四场氧化层(5‑4) 的顶部。