[发明专利]带有梯度含锗沟道的FinFET有效
申请号: | 201310744235.7 | 申请日: | 2013-12-25 |
公开(公告)号: | CN104518026B | 公开(公告)日: | 2018-06-26 |
发明(设计)人: | 江国诚;吴志强;黄俊嘉;王昭雄;刘继文 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336;H01L27/085 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;孙征 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种方法包括:形成半导体鳍状件,在该半导体鳍状件的顶面和侧壁上形成伪栅极,以及去除该伪栅极以形成凹槽。该半导体鳍状件暴露于该凹槽。在去除该伪栅极之后,对该半导体鳍状件实施氧化以形成位于该凹槽中的富集的含锗鳍状件和位于该富集的含锗鳍状件的顶面和侧壁上的氧化硅层。该方法还包括在该富集的含锗鳍状件上方形成栅极电介质,以及在该栅极电介质上方形成栅电极。本发明还包括带有梯度含锗沟道的FinFET。 | ||
搜索关键词: | 半导体鳍状 伪栅极 富集 锗鳍 栅极电介质 锗沟道 侧壁 顶面 去除 氧化硅层 栅电极 暴露 | ||
【主权项】:
1.一种制造鳍式场效应晶体管的方法,包括:形成半导体鳍状件;在所述半导体鳍状件的顶面和侧壁上形成伪栅极;在所述伪栅极的相对侧上形成源极和漏极区域;去除所述伪栅极以形成凹槽,其中,所述半导体鳍状件暴露于所述凹槽;在去除所述伪栅极之后,对所述半导体鳍状件实施氧化以形成:位于所述凹槽中的富集的含锗鳍状件;和位于所述富集的含锗鳍状件的顶面和侧壁上的氧化硅层;在所述富集的含锗鳍状件上方形成栅极电介质;以及在所述栅极电介质上方形成栅电极;在所述氧化之前,实施退火以活化所述源极和漏极区域。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310744235.7/,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其制造方法
- 下一篇:具有非线性表面的半导体器件
- 同类专利
- 专利分类