[发明专利]金属栅极的形成方法在审
| 申请号： | 201310739022.5 | 申请日： | 2013-12-27 |
| 公开（公告）号： | CN104752176A | 公开（公告）日： | 2015-07-01 |
| 发明（设计）人： | 张海洋;张城龙 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 北京集佳知识产权代理有限公司11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 一种金属栅极的形成方法，包括提供半导体衬底，所述半导体衬底具有PMOS区域和NMOS区域，所述PMOS区域从下到上形成有第一高K栅介质层、第一阻挡层和第一伪栅极，所述NMOS区域从下到上形成有第二高K栅介质层、第二阻挡层和第二伪栅极，所述半导体衬底上还具有层间介质层；去除所述第一伪栅极形成第一沟槽；对所述第一阻挡层和所述第一高K栅介质层进行贮气退火处理；去除所述第二伪栅极形成第二沟槽；在所述第一沟槽和所述第二沟槽的底部和侧壁同时形成功函数金属层；采用金属材料同时填充满所述第一沟槽和所述第二沟槽。所述形成方法简化了制作工艺，并降低工艺成本。 | ||
| 搜索关键词： | 金属 栅极 形成 方法 | ||
【主权项】：
一种金属栅极的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有PMOS区域和NMOS区域，所述PMOS区域从下到上形成有第一高K栅介质层、第一阻挡层和第一伪栅极，所述NMOS区域从下到上形成有第二高K栅介质层、第二阻挡层和第二伪栅极，所述半导体衬底上还具有层间介质层，所述层间介质层表面与所述第一伪栅极和所述第二伪栅极表面齐平；去除所述第一伪栅极形成第一沟槽；对所述第一阻挡层和所述第一高K栅介质层进行贮气退火处理；去除所述第二伪栅极形成第二沟槽；在所述第一沟槽和所述第二沟槽的底部和侧壁同时形成功函数金属层；采用金属材料同时填充满所述第一沟槽和所述第二沟槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310739022.5/，转载请声明来源钻瓜专利网。
- 上一篇：浮栅的形成方法
- 下一篇：一种用于多晶硅片扩散前清洗的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
