[发明专利]用于在总线上执行事务的方法及系统

摘要

本发明涉及一种用于在总线上执行事务的方法及系统。通过首先由起始器模块产生命令序列且在队列模块中对所述命令序列进行排队而在总线上执行事务。经由所述总线将所述命令序列中的第一者从所述队列模块发送到目标模块。暂停所述队列模块同时等待经由所述总线来自所述目标模块的响应；然而，所述起始器可继续处理另一任务。所述队列模块经由所述总线重复地将下一指令发送到所述目标模块且等待经由所述总线来自所述目标模块的响应，直到所述命令序列中的最后一者被发送到所述目标模块为止。在已将所述命令序列传送到所述目标模块之后，所述队列模块仅向所述起始器模块提供单个确认。

主权项

1.一种集成电路串行总线接口控制器，其包括：协议逻辑，其具有外围总线接口和第一队列逻辑接口；总线接口逻辑，其具有第二队列逻辑接口和串行总线接口，所述串行总线接口具有串行双向数据线和串行双向时钟线；队列逻辑，其具有耦合至所述第一队列逻辑接口的协议接口以及耦合至所述第二队列逻辑接口的总线逻辑接口，所述队列逻辑包含：寄存器块，其耦合至所述协议接口，所述寄存器块包括具有起始位位置的控制寄存器、读取数据寄存器、写入数据寄存器以及从属地址寄存器；主控/从属控制逻辑，其耦合至所述寄存器块和所述总线逻辑接口；命令先进先出缓冲器，其耦合至所述从属地址寄存器并耦合至所述总线逻辑接口，所述命令先进先出缓冲器包含多个地址寄存器从而积累来自所述从属地址寄存器的地址；以及读取与写入数据先进先出缓冲器，其耦合至所述读取数据寄存器、所述写入数据寄存器、所述主控/从属控制逻辑和所述总线逻辑接口。