[发明专利]用于提供智能存储器架构的方法和系统有效
申请号: | 201310629755.3 | 申请日: | 2013-11-29 |
公开(公告)号: | CN103854705B | 公开(公告)日: | 2018-10-19 |
发明(设计)人: | A.E.昂格 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | G11C29/56 | 分类号: | G11C29/56 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 邵亚丽 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供了一种智能存储器系统,其优选地包括存储器和处理器,其中存储器包括一个或多个存储器芯片,处理器包括一个或多个存储器处理器芯片。所述系统可以包括能够执行误比特率内置自测试的智能存储器控制器。所述智能存储器控制器可以包括误比特率控制逻辑,其被配置成控制误比特率内置自测试。写错误率测试图案生成器可以生成用于误比特率内置自测试的写错误测试图案。读错误率测试图案生成器可以生成用于内置自测试的读错误测试图案。智能存储器控制器可以在内部生成错误率定时图案,执行内置自测试,测量得到的错误率,基于所测量的错误率自动调整一个或多个测试参数,以及使用调整后的参数重复内置自测试。 | ||
搜索关键词: | 用于 提供 智能 存储器 架构 方法 系统 | ||
【主权项】:
1.一种用于提供存储器件上的误比特率内置自测试的方法,该方法包括:进入测试模式;由存储器件在内部生成错误率定时图案;由存储器件基于内部生成的错误率定时图案,执行误比特率内置自测试;测量从误比特率内置自测试得到的错误率,以及重复误比特率内置自测试,其中执行误比特率内置自测试包括:接收用于写误比特率内置自测试的模式寄存器设置命令;响应于接收所述模式寄存器设置命令进入测试模式;生成下一地址;通过写入“0”重置在下一地址的存储器值;更新周期计数寄存器;确定基于周期计数寄存器的周期的数目是否已经达到预定阈值;以及响应于确定周期的数目还没有达到预定阈值:基于测量的错误率,调整一个或多个测试参数;以及重复误比特率内置自测试,其中所述重复包括使用调整的一个或多个参数重复误比特率内置自测试。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310629755.3/,转载请声明来源钻瓜专利网。