[发明专利]半导体叠层封装方法无效
| 申请号： | 201310624819.0 | 申请日： | 2013-11-28 |
| 公开（公告）号： | CN103606538A | 公开（公告）日： | 2014-02-26 |
| 发明（设计）人： | 张卫红;张童龙 | 申请（专利权）人： | 南通富士通微电子股份有限公司 |
| 主分类号： | H01L21/98 | 分类号： | H01L21/98;H01L21/768 |
| 代理公司： | 北京志霖恒远知识产权代理事务所(普通合伙) 11435 | 代理人： | 孟阿妮 |
| 地址： | 226006 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体叠层封装方法，包括制作上封装体、制作封装有芯片的下封装体，并将上封装体和所述下封装体互连，所述上封装体和所述下封装体互连包括步骤：在所述下封装体基板上表面形成凸点；在所述凸点上镀锡帽，以形成所述连接柱；将上封装体与所述下封装体通过所述连接柱对接以实现电互连；对所述上封装体与所述下封装体进行回流焊接以形成半导体叠层封装结构。本发明提供的方法一次性完成了上下封装的互连制作，省去了上封装体背部置球的过程；并且用于连接上、下封装层的铜柱的高度可以根据芯片的厚度调节，可以满足小节距封装和高密度电流的要求。 | ||
| 搜索关键词： | 半导体 封装 方法 | ||
【主权项】：
一种半导体叠层封装方法，其特征在于，包括：制作上封装体，制作封装有芯片的下封装体，并将上封装体和所述下封装体互连；所述将上封装体和所述下封装体互连包括步骤:S101:在所述下封装体基板上表面形成凸点；S102:在所述凸点上镀锡帽，以形成所述连接柱；S103:将上封装体与所述下封装体通过所述连接柱对接以实现电互连；S104：对所述上封装体与所述下封装体进行回流焊接以形成半导体叠层封装结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南通富士通微电子股份有限公司，未经南通富士通微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310624819.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种新型雨伞
- 下一篇：一种防滑的厨房专用劳保鞋
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
