[发明专利]一种支持睡眠模式的芯片及方法

摘要

本发明提供了一种支持睡眠模式的芯片及方法，时钟控制器，用于依据所述低功耗申请关闭时钟电路，暂停为所述边沿检测电路和中央处理器提供系统时钟，触发进入睡眠模式；在所述睡眠模式下，所述边沿检测电路，用于检测待检信号，并依据所述待检信号生成唤醒信号；所述时钟控制器，用于依据所述唤醒信号开启时钟电路，重新为所述边沿检测电路和中央处理器提供系统时钟，并发送睡眠模式信号至所述边沿检测电路，触发进入普通模式。本发明用以在不影响功能的前提下，关闭所有时钟网络以及所有时钟产生电路，唤醒睡眠模式，从而降低芯片功耗，使芯片功耗达到最低。

主权项

一种支持睡眠模式的芯片，其特征在于，包括中央处理器，时钟控制器和边沿检测电路，其中，所述中央处理器，用于发送低功耗申请至时钟控制器；所述时钟控制器，用于依据所述低功耗申请关闭时钟电路，暂停为所述边沿检测电路和中央处理器提供系统时钟，触发进入睡眠模式；在所述睡眠模式下，所述边沿检测电路，用于检测待检信号，并依据所述待检信号生成唤醒信号；所述时钟控制器，用于依据所述唤醒信号开启时钟电路，重新为所述边沿检测电路和中央处理器提供系统时钟，并发送睡眠模式信号至所述边沿检测电路，触发进入普通模式；在所述普通模式下，所述边沿检测电路，用于检测待检信号，并依据所述待检信号生成唤醒信号；所述中央处理器，用于依据所述唤醒信号进行中断处理；其中，所述边沿检测电路包括边沿检测器、恢复时间处理器、同步器、脉冲生成电路、组合逻辑单元、中断寄存器、总线接口，配置寄存器，第一非门，第一或门，第二或门；其中，所述第一或门的输入端分别连接所述第一非门的输出端及所述恢复时间处理器，所述第一或门的输出端连接所述中断寄存器，所述第一非门的输入端接收睡眠模式信号，所述第二或门的输入端分别连接所述脉冲生成电路及所述总线接口，所述第二或门的输出端连接所述边沿检测器；所述总线接口与所述组合逻辑单元以及配置寄存器相连。