[发明专利]可改善雪崩能力的超结半导体器件的制备方法

摘要

本发明涉及一种可改善雪崩能力的超结半导体器件的制备方法。传统较高的P柱掺杂浓度加剧了横向扩散使得导通电阻相应增大，且P柱与N柱电荷的失衡使得击穿电压的降低。本发明利用外延工艺，形成N型外延层；进行硼离子注入形成P型N型外延层；硼离子注入剂量逐次增加，然后在高温下推结形成P型与N型交替的外延层；注入硼离子形成Pbody区；使用干法刻蚀多晶硅形成多晶硅栅电极；注入砷离子，形成N+源区；在整个器件的上表面淀积一层铝，并刻蚀铝形成源金属电极，背面金属化形成漏电极。本发明所得的超结半导体器件在提高了超结半导体器件的雪崩能力同时减小了导通电阻。

主权项

一种可改善雪崩能力的超结半导体器件的制备方法，其特征在于：由以下步骤实现：步骤一、利用外延工艺，在N+衬底（1）上形成一层3~10μm的N型外延层（2）；步骤二、利用P柱掩膜板掩膜进行硼离子注入形成一层厚度为3~6μm的P型N型外延层；步骤三、分别重复步骤一和步骤二5~10次，同时硼离子注入剂量逐次增加2%~8%，然后在900~1200℃高温下推结形成厚度为30~40μm的P型与N型交替的外延层，其中N型外延层（2）的掺杂浓度范围为0.5~2.5×1015cm‑3，元胞区P柱掺杂浓度范围为1.0~5.5×1015cm‑3；步骤四、采用50~200KeV的能量注入剂量为2~8×1013cm‑2硼离子，并在900~1200℃的高温下推结60~200分钟形成Pbody区（4）；步骤五、在1000~1200℃温度下90分钟干氧生长50~200nm厚的栅氧化层（6），之后淀积200~800nm厚的多晶硅，并使用干法刻蚀多晶硅形成多晶硅栅电极（7）；步骤六、采用80KeV的能量注入剂量为3×1015cm‑2的砷离子，并在900℃的温度下推结30分钟形成N+源区（5）；步骤七、淀积2~4μm厚的BPSG层，在900~1000℃氮气氛围下回流30~60分钟，并刻蚀形成接触孔；步骤八、在整个器件的上表面淀积一层铝，并刻蚀铝形成源金属电极（9），钝化，背面金属化形成漏电极。