[发明专利]一种MOSFET结构及其制造方法有效
| 申请号： | 201310477078.8 | 申请日： | 2013-10-13 |
| 公开（公告）号： | CN104576379B | 公开（公告）日： | 2018-06-19 |
| 发明（设计）人： | 尹海洲 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/08 |
| 代理公司： | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人： | 朱海波 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种MOSFET制造方法，包括：a.提供衬底(100)；b.在衬底上形成伪栅叠层(200)；c.在伪栅叠层(200)两侧形成源漏扩展区(101a、101b)；d.在漏扩展区(101b)一侧的衬底中形成扩散阻挡区(105)；e.在伪栅叠层(200)两侧形成侧墙(201)，在侧墙(201)两侧形成源漏区(102)并进行退火；f.形成层间介质层(500)，去除伪栅叠层(200)以形成伪栅空位；g.在所述伪栅空位中依次沉积栅极介质层(601)、功函数调节层(602)和栅极金属层(603)。本发明的方法所制造的MOSFET结构可以有效减小器件关态时由带带隧穿引发的栅致漏极泄漏(GIDL)电流。 1 | ||
| 搜索关键词： | 伪栅 叠层 衬底 空位 侧墙 制造 功函数调节层 栅致漏极泄漏 退火 源漏扩展区 栅极介质层 栅极金属层 带带隧穿 漏扩展区 介质层 源漏区 阻挡区 关态 减小 沉积 去除 扩散 | ||
【主权项】：
1.一种MOSFET制造方法，包括：a.提供衬底(100)；b.在衬底上形成伪栅叠层(200)；c.在伪栅叠层(200)两侧形成源扩展区(101a)和漏扩展区(101b)；d.在所述漏扩展区(101b)一侧的衬底中形成扩散阻挡区(105)，其中，形成所述扩散阻挡区(105)的杂质元素是碳；e.在伪栅叠层(200)两侧形成侧墙(201)，在侧墙(201)两侧形成源漏区(102)并进行退火；f.形成覆盖源漏区(102)的层间介质层(500)，去除伪栅叠层(200)以形成伪栅空位；g.在所述伪栅空位中形成栅极叠层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310477078.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
