[发明专利]一种抗静电释放的LDMOS器件

摘要

一种抗静电释放的LDMOS器件，属于电子技术领域。本发明在常规LDMOS器件的漏端下方一侧部分区域增加一个低压P阱，使LDMOS器件中存在一个寄生的N-P-N-P-N结构，从而增加一条低导通阻抗的电流泄放路径，该结构等效于一个BJT串联SCR结构，它通过Kirk效应诱导的高电场转移来触发，并且该SCR阳极的空穴电流可由反偏PN结雪崩击穿大量提供，因此，在不增加额外掩膜板的情况下，增加一条低阻抗的电流泄放路径，从而使器件的抗ESD性能提高。本发明较传统的LDMOS的Vhold略微降低，但其失效电流It2较大幅度提高。

主权项

一种抗静电释放的LDMOS器件，包括一个常规LDMOS器件；所述常规LDMOS器件包括P型半导体衬底，位于P型半导体衬底表面的P型半导体基区和N型半导体漂移区，所述P型半导体基区和N型半导体漂移区相互独立、互不包含；在所述P型半导体基区表面具有相互独立、互不包含的N+源区和P+接触区，其中N+源区靠近N型半导体漂移区而P+接触区远离N型半导体漂移区，N+源区和P+接触区通过各自金属连线与源极金属相连；在所述N型半导体漂移区表面具有N+漏区，N+漏区通过自身金属连线与漏极金属相连；在N+源区和N+漏区之间的N型半导体漂移区表面具有场氧化层、在在N+源区和N+漏区之间的P型半导体基区表面具有栅氧化层，栅氧化层表面具有多晶硅栅极；在所述常规LDMOS器件的N+漏区下方的N型半导体漂移区中还具有一个与部分N+漏区相接触的低压P阱区。