[发明专利]一种基于加密引擎的IPSec处理方法和设备

摘要

本发明公开了一种基于加密引擎的IPSec处理方法和设备，该方法包括：逻辑线卡的FPGA在收到IPSec报文后，利用IPSec报文的转发信息查询流表；如果流表中有IPSec报文的转发信息，逻辑线卡的FPGA确定用于处理IPSec报文的线卡；如果用于处理IPSec报文的线卡为辅助线卡，所述逻辑线卡的FPGA将IPSec报文发送给辅助线卡的CPU，由所述辅助线卡的CPU内的加密引擎对所述IPSec报文进行加密处理或者解密处理，并由所述辅助线卡的CPU将加密处理或者解密处理后的IPSec报文发送给所述逻辑线卡的FPGA。本发明实施例中，可以提高加密引擎的使用效率，提升IPSec整体处理性能。

主权项

一种基于加密引擎的IP安全IPSec处理方法，应用于包括逻辑线卡和辅助线卡的网络设备中，其特征在于，该方法包括以下步骤：逻辑线卡的现场可编程阵列FPGA在收到IPSec报文后，利用所述IPSec报文的转发信息查询流表；如果所述流表中没有所述IPSec报文的转发信息，所述逻辑线卡的FPGA将所述IPSec报文发送给所述逻辑线卡的中央处理单元CPU，由所述逻辑线卡的CPU内的加密引擎对所述IPSec报文进行加密处理或者解密处理，并由所述逻辑线卡的CPU生成所述IPSec报文的转发信息对应的流表项，将所述IPSec报文的转发信息对应的流表项下发到所述逻辑线卡的FPGA的流表；所述IPSec报文的转发信息对应的流表项中记录有用于处理所述IPSec报文的转发信息对应流的IPSec报文的线卡，所述线卡为逻辑线卡或者辅助线卡；如果所述流表中有所述IPSec报文的转发信息，所述逻辑线卡的FPGA确定用于处理所述IPSec报文的线卡；如果用于处理所述IPSec报文的线卡为逻辑线卡，所述逻辑线卡的FPGA将所述IPSec报文发送给所述逻辑线卡的CPU，由所述逻辑线卡的CPU内的加密引擎对所述IPSec报文进行加密处理或者解密处理，并由所述逻辑线卡的CPU将加密处理或者解密处理后的IPSec报文发送给所述逻辑线卡的FPGA；如果用于处理所述IPSec报文的线卡为辅助线卡，所述逻辑线卡的FPGA将所述IPSec报文发送给所述辅助线卡的CPU，由所述辅助线卡的CPU内的加密引擎对所述IPSec报文进行加密处理或者解密处理，并由所述辅助线卡的CPU将加密处理或者解密处理后的IPSec报文发送给所述逻辑线卡的FPGA。