[发明专利]一种兼容连续波和脉冲调制载波频率测量的方法及装置

摘要

本发明公开了一种兼容连续波和脉冲调制载波频率测量的方法及装置，其中的装置包括信号整形单元、峰值检波单元、FPGA计数单元、时基单元及CPU运算显示单元。FPGA计数单元包括闸门产生器、事件计数器及时间计数器；上述信号整形单元连接FPGA计数单元的事件计数器；峰值检波单元通过脉冲整形子单元连接FPGA计数单元的闸门产生器，通过脉冲状态检测子单元连接CPU运算显示单元；时基单元连接FPGA计数单元的闸门产生器与时间计数器；FPGA计数单元连接CPU运算显示单元。本发明能够实现兼容连续波频率和脉冲调制载波频率的测量，较好地解决了连续波频率和脉冲调制载波频率不能兼顾测量的问题，易于实现，具有很强的工程实现指导意义。

主权项

一种兼容连续波和脉冲调制载波频率测量的方法，其特征在于：将被测信号分成两路，第一路被测信号进入信号整形处理步骤，第二路被测信号进入峰值检波处理步骤；上述信号整形处理步骤，用于将正弦形式的第一路被测信号Fx整形成FPGA能够接受处理的信号形式，根据所选FPGA不同，整形后的信号电平形式是5V TTL电平或3.3V LVTTL电平，并将整形后的信号提供给FPGA中的事件计数器进行计数；在上述峰值检波处理步骤中，利用高速峰值检波器件即二极管或三极管对第二路被测信号进行峰值检波，当被测信号是连续波时，经高速峰值检波后变成为一高电平信号，当被测信号是脉冲调制后的载波信号时，经高速峰值检波后变成为有高有低的包络信号，该包络信号高电平持续的时间为调制信号的脉冲宽度，低电平持续的时间为调制信号脉冲关的时间，并将检波后的信号分成两路，第一路检波信号进入脉冲整形处理子步骤，第二路检波信号进入脉冲状态检测子步骤，与此同时，通过时基的内部时钟或外部时钟为FPGA内部的闸门产生器和时间计数器提供基准参考信号Fo；上述脉冲整形子步骤用于将第一路检波信号经过脉冲整形后变成FPGA能够接受处理的信号形式，根据所选FPGA不同，整形后的检波信号电平形式是5V TTL电平或3.3V LVTTL电平，整形后的检波信号提供给FPGA中的闸门产生器；在上述脉冲状态检测子步骤中，利用高速比较器对第二路检波信号与参考电平进行比较，设置比较参考电平，当被测检波信号为连续波时，比较器的输出结果为高电平1，当被测检波信号为脉冲调制载波时，比较器的输出结果为低电平0，将比较的结果信息送到CPU进行处理。