[发明专利]用于形成半导体器件的方法有效
| 申请号： | 201310293980.4 | 申请日： | 2013-07-12 |
| 公开（公告）号： | CN103545251A | 公开（公告）日： | 2014-01-29 |
| 发明（设计）人： | 弗朗茨·赫尔莱尔;安德烈亚斯·迈塞尔 | 申请（专利权）人： | 英飞凌科技奥地利有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/28;H01L21/822 |
| 代理公司： | 北京康信知识产权代理有限责任公司 11240 | 代理人： | 余刚;吴孟秋 |
| 地址： | 奥地利*** | 国省代码： | 奥地利;AT |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种用于形成半导体器件的方法。该方法包括提供晶圆堆叠，该晶圆堆叠具有主水平表面、相对表面、埋入介电层、从埋入介电层向主水平表面延伸的半导体晶圆、和从埋入介电层向相对表面延伸的处理晶圆；将深垂直沟槽刻蚀进半导体晶圆中至少到达埋入介电层，其中，埋入介电层被用作刻蚀停止；形成垂直晶体管结构，包括在半导体晶圆中形成第一掺杂区；在主水平表面上形成与第一掺杂区欧姆接触的第一金属化层；去除处理晶圆以暴露出埋入介电层；以及掩蔽刻蚀埋入介电层，以在与主水平表面相对的后表面上部分暴露出半导体晶圆。 | ||
| 搜索关键词： | 用于 形成 半导体器件 方法 | ||
【主权项】：
一种用于形成半导体器件的方法，包括：提供晶圆堆叠，所述晶圆堆叠具有主水平表面、相对表面、埋入介电层、从所述埋入介电层向所述主水平表面延伸的半导体晶圆、和从所述埋入介电层向所述相对表面延伸的处理晶圆；将深垂直沟槽刻蚀进所述半导体晶圆中至少到达所述埋入介电层，其中，所述埋入介电层被用作刻蚀停止；形成垂直晶体管结构，包括在所述半导体晶圆中形成第一掺杂区；在所述主水平表面上形成与所述第一掺杂区欧姆接触的第一金属化层；去除所述处理晶圆以暴露出所述埋入介电层；以及掩蔽刻蚀所述埋入介电层，以在与所述主水平表面相对的后表面上部分暴露出所述半导体晶圆。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英飞凌科技奥地利有限公司，未经英飞凌科技奥地利有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310293980.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
