[发明专利]基于CPLD的变压器局部放电电-声信号同步监测装置

摘要

本发明公开一种基于CPLD的变压器局部放电电-声信号同步监测装置，包括CPLD控制模块，以及分别与CPLD控制模块连接的传感器模块、信号调理模块、四通道同步采样ADC、解串器模块、FIFO存储器、PCI总线接口电路和上位计算机。该装置利用CPLD控制信号调理模块、四通道同步采样ADC和FIFO存储器，对变压器局部放电产生的多路电-声信号进行信号调理、同步A/D采样和数据暂存后，经PCI总线上传至上位计算机进行综合分析和处理，实现了对宽频的电-声信号的同步在线监测，可实时获得完整的局部放电信号特征，提高了监测的准确性，并且该装置可靠性高，抗干扰能力强、运行稳定。

主权项

一种基于CPLD的变压器局部放电电‑声信号同步监测装置，包括传感器模块（1）、信号调理模块（3）、四通道同步采样ADC（4）和上位计算机（8）；其特征在于：该装置还包括CPLD控制模块（2）、解串器模块（5）、FIFO存储器（6）和PCI总线接口电路（7）；根据信号的传输流向，所述的传感器模块（1）、信号调理模块（3）、四通道同步采样ADC（4）、解串器模块（5）、FIFO存储器（6）、PCI总线接口电路（7）和上位计算机（8）依次连接，具体为：所述传感器模块（1）设有四个传感器，分别为罗果夫斯基线圈传感器A （11）、罗果夫斯基线圈传感器B（12）、超声波传感器A（13）和超声波传感器B（14），其中，罗果夫斯基线圈传感器A（11）和罗果夫斯基线圈传感器B（12）分别安装在变压器高、低压侧的中性点处；超声波传感器A（13）和超声波传感器B（14）分别通过凝胶耦合剂粘贴在变压器的高、低压侧油箱壁上；这四个传感器的输出端通过同轴电缆与信号调理模块（3）的信号输入端相连接，信号调理模块（3）的信号输出端与四通道同步采样ADC（4）的信号输入端连接；所述解串器模块（5）由解串器A（51）、解串器B（52）、解串器C（53）和解串器D（54）共四个解串器组成，这四个解串器的串行数据输入端分别与四通道同步采样ADC（4）的四个LVDS串行数据输出端相连接；所述FIFO存储器（6）由8位FIFO芯片A（61）、8位FIFO芯片B（62）、8位FIFO芯片C（63）和8位FIFO芯片D（64）共四个8位FIFO芯片组成，这四个8位FIFO芯片的并行数据输入端分别与解串器模块（5）的四个并行数据输出端相连接，而这四个8位FIFO芯片的并行数据输出端依次与PCI总线接口电路（7）的32位并行数据输入端连接；所述的PCI总线接口电路（7）插在上位计算机（8）的PCI插槽内，并通过PCI总线与上位计算机（8）进行数据交换；所述的信号调理模块（3）、四通道同步采样ADC（4）、解串器模块（5）、FIFO存储器（6）和PCI总线接口电路（7）的控制端分别与CPLD控制模块（2）相连接，所述上位计算机（8）通过RS232总线与CPLD控制模块（2）相连接；所述的CPLD控制模块（2）分别控制信号调理模块（3）和四通道同步采样ADC（4），对传感器模块（1）采集到的变压器局部放电产生的2路脉冲电流信号和2路超声波信号进行预处理和同步A/D变换后，经解串器模块（5）将采样数据暂存在FIFO存储器（6）中，然后在CPLD控制模块（2）的控制下，将4路8位采样数据拼接成32位数据后，经32位的PCI总线接口电路（7）上传到上位计算机（8），在上位计算机（8）中对电‑声信号联合监测数据进行综合分析和处理，以判断变压器内是否存在局部放电现象，同时，所述上位计算机（8）通过RS232总线对CPLD控制模块（2）的工作状态进行监控与设置。