[发明专利]Windows操作系统Pentium Ⅳ架构下高精度低CPU占用率定时器的实现方法

摘要

Windows操作系统Pentium IV架构下高精度低CPU占用率定时器的实现方法，涉及Windows操作系统的定时器软件开发技术领域。本发明的目的是设计一种高精度、同时CPU占用的资源又很少的定时器，以解决现在Windows多任务分时工作时很难达到高精度低CPU资源占用率的技术问题。利用Pentium IV架构PC机的芯片组内的8254芯片，通过编写8254中断定时器驱动程序、APIC驱动程序，在Windows下实现一个基于中断的硬时钟定时器；定义中断处理函数，改变中断描述符表中的中断门结构，并将自定义的中断处理函数的指针赋给门结构的值，实现对用户自定义中断处理函数的调用，实现了可应用的定时器；经测试，定时精度可达到亚毫米级，在定时为100us时，定时偏移小于7us，且CPU占用率极低，满足大多数windows系统定时应用要求。

主权项

一种Windows操作系统PentiumⅣ架构下高精度低CPU占用率定时器的实现方法，其特征在于：所述方法的具体实现过程为：步骤一、利用PentiumⅣ架构PC机芯片组内的8254芯片，通过编写8254中断定时器的驱动程序，对8254内部寄存器进行配置，使能了8254芯片的内部计数功能；所述的8254中断定时器驱动程序包含下列功能函数：按控制字初始化定时器的函数；设定计数值的函数；读取计数值的函数；步骤二、通过编写的可编程中断控制器APIC驱动程序，在可编程中断控制器APIC中为8254PIT设定对应的中断向量；所述的可编程中断控制器APIC由本地高级中断控制器和I/O高级中断控制器两部分组成，本地高级中断控制器位于CPU中，I/O高级中断控制器位于南桥芯片上，用于连接各个产生中断的设备；可编程中断控制器APIC的工作过程为：收到来自IOAPIC的中断消息后，LAPIC及对应CPU通过中断请求寄存器IRR、当前中断服务寄存器ISR、任务优先级寄存器TPR、处理器优先级寄存器PPR以及中断结束寄存器EOI处理该中断；LAPIC的ISR、IRR均为256bit寄存器，对应PentiumⅣ平台上的256个中断向量；IRR中相应位置1，代表LAPIC已接收中断，但还未交CPU处理；ISR中相应位置1，代表CPU已开始处理中断，但还未完成；当CPU正在处理某中断时，同类型中断如果发生，相应的IRR bit会再次置1；如果某中断被挂起在IRR中，同类型的中断发生，则ISR中相应的bit被置1，在可编程中断控制器APIC中，同一类型中断最多可以被计数两次，对于PentiumⅣ系列CPU，如果目前已经有两个未处理完的同类型中断，再次产生同类型的中断消息被LAPIC拒绝；LAPIC需要软件写中断结束寄存器EOI来通知中断处理的完成，LAPIC中的中断结束寄存器EOI是一个32bit寄存器，对中断结束寄存器EOI写0表示中断处理完成；步骤三、修改Windows IDT，定义中断处理函数，改变中断描述符表中的中断门结构，并将自定义的中断处理函数的指针赋给门结构的值，对用户自定义中断处理函数的调用，实现了一个基于中断的硬时钟定时器；定时器的中断处理过程为：中断是通过中断描述符表IDT处理的，IOAPIC上有24个中断号引脚,每个中断号对应的设备发出中断后，IOAPIC都会向CPU发送一个中断消息，消息内部包括一个重要的值,就是中断向量,指定中断号的中断向量由RTE表中的0‑7位确定，中断向量对应的中断门信息在IDT表中存储；改变中断描述符表中的中断门结构,将用户自定义中断处理函数的指针赋给门结构的值，在8254的每一个中断到来时，CPU便会执行用户自定义的中断服务程序，实现了基于8254PIT的高精度定时器。