[发明专利]一种顶栅TFT阵列基板制造方法无效
申请号: | 201310059031.X | 申请日: | 2013-02-26 |
公开(公告)号: | CN103123912A | 公开(公告)日: | 2013-05-29 |
发明(设计)人: | 陈龙龙;李喜峰;张建华 | 申请(专利权)人: | 上海大学 |
主分类号: | H01L21/77 | 分类号: | H01L21/77 |
代理公司: | 上海上大专利事务所(普通合伙) 31205 | 代理人: | 陆聪明 |
地址: | 200444*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的一种顶栅TFT阵列基板制造方法,提出一种优化的顶栅TFT阵列基板制造方法,通过制造工艺的改进,去除了现有方法中源漏电极层的湿法刻蚀工艺步骤,改用阻断层的方法来制造栅电极、源漏电极图形,从而减小了湿法刻蚀对其它膜层的影响,使器件的性能更加稳定;同时实现了TFT阵列电极工艺与TFT阵列基板退火工艺的同时进行,提高了生产的节拍。 | ||
搜索关键词: | 一种 tft 阵列 制造 方法 | ||
【主权项】:
一种顶栅TFT阵列基板制造方法,其特征在于,工艺步骤如下:1) 首先在清洗洁净的玻璃基板(10)之上生长缓冲层(20);2) 在缓冲层(20)上生长有源层(30),在光刻、刻蚀图形化工艺之后,形成有源层的岛结构(31);3) 在有源层的岛结构(31)上沉积栅极绝缘层(40),在光刻、刻蚀图形化工艺之后,使顶栅TFT中栅极电极图形之处留有栅极绝缘层(41),使有源层的岛结构(31)的两端暴露出来;4) 涂布一层负性光刻胶作为阻断层材料(50),在曝光、显影图形化工艺之后,形成倒梯形的阻断层(51)结构;加热烘干阻断层(51)使其完全固化,同时对有源层的岛结构(31)进行退火处理,减少有源层岛结构(31)中的缺陷,加热温度为200℃至250℃,加热时间为60分钟至90分钟; 5) 沉积电极金属层(60),在阻断层(51)的作用下,电极金属层(60)被切分为三个部分,即形成栅电极图形(61)、源电极图形(62)和漏电极图形(63)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海大学,未经上海大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310059031.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种二型肽聚糖识别蛋白及其制备和应用
- 下一篇:一种防水的自行车车篓
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造