[发明专利]一种三维芯片结构的金属键合的方法及键合结构有效
申请号: | 201310013061.7 | 申请日: | 2013-01-14 |
公开(公告)号: | CN103107128A | 公开(公告)日: | 2013-05-15 |
发明(设计)人: | 李平 | 申请(专利权)人: | 陆伟 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/522 |
代理公司: | 北京轻创知识产权代理有限公司 11212 | 代理人: | 杨立 |
地址: | 200124 上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及半导体制造领域,具体涉及一种三维芯片结构的金属键合的方法及键合结构。包括对顶部芯片铜进行化学机械平坦化处理;在化学机械平坦化后的表面淀积一层氮化硅层;刻蚀附着在顶部芯片铜上的氮化硅层形成凹槽,凹槽底部为顶部芯片铜;对底部芯片铜进行化学机械平坦化处理;对底部二氧化硅层进行刻蚀使铜突出;底部二氧化硅层刻蚀完成后进行表面进行活化处理;将顶部芯片与底部芯片的铜对准并键合;将键合后的芯片进行退火处理。本发明使用氧化硅与氮化硅来配合金属与金属键合使键合质量更高,且氮化硅层薄膜还能阻止金属扩散至周围材料中,能达到简化工艺流程,降低键合所需温度,提高键合可靠性,提高键合效率,减低键合成本的目的。 | ||
搜索关键词: | 一种 三维 芯片 结构 金属键 方法 | ||
【主权项】:
一种三维芯片结构的金属键合的方法,其特征是:包括以下步骤,步骤一,所述三维芯片的顶部芯片上设有顶部芯片沟槽,所述顶部芯片沟槽中及顶部芯片表面均淀积有铜,对淀积有铜的顶部芯片表面进行化学机械平坦化处理至露出顶部二氧化硅层,所述顶部芯片沟槽内铜为顶部芯片铜;步骤二,在进行化学机械平坦化后的所述顶部芯片表面淀积一层氮化硅层;步骤三,刻蚀附着在所述顶部芯片铜上方的氮化硅层,形成凹槽,直至露出凹槽底部的顶部芯片铜;步骤四,所述三维芯片的底部芯片上设有底部芯片沟槽,所述底部芯片沟槽中及底部芯片表面均淀积有铜,对淀积有铜的底部芯片表面进行化学机械平坦化处理至露出底部二氧化硅层,所述底部芯片沟槽内铜为底部芯片铜;步骤五,对底部芯片上底部二氧化硅层进行刻蚀使底部芯片铜高于底部二氧化硅层;步骤六,使用等离子体对底部芯片铜和露出的底部二氧化硅层表面均进行活化处理;步骤七,将顶部芯片铜与底部芯片铜对准,并将顶部芯片与底部芯片进行键合;步骤八,将键合后的芯片进行退火处理。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于陆伟,未经陆伟许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310013061.7/,转载请声明来源钻瓜专利网。
- 上一篇:滑动过滤网阀塞掰开式自动排汽阀
- 下一篇:一种电子膨胀阀阀体与线圈的定位机构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造