[发明专利]一种矢量传感器信号的接收、采集与处理系统

摘要

本发明公开了一种矢量传感器信号的接收、采集与处理系统，属于信号处理领域。所述系统包括：实时控制平台、多任务电子平台和矢量传感器；其中，所述实时控制平台包括：实时控制计算机和控制信号转接线；所述多任务电子平台包括：模拟供电系统、信号转接盒、信号接收预处理系统、信号采集和处理控制系统。所述系统可以无失真接收矢量传感器上传的中频、宽带、小幅度信号，并对其进行信号采集和处理以及上传至计算机进行存储的功能，控制方法简单，可移植性强，可广泛用于矢量传感器的信号接收、采集与处理功能。

主权项

一种矢量传感器信号的接收、采集与处理系统，其特征在于：所述系统包括：实时控制平台、多任务电子平台和矢量传感器；其中，所述实时控制平台包括：实时控制计算机和控制信号转接线；所述多任务电子平台包括：模拟供电系统、信号转接盒、信号接收预处理系统、信号采集和处理控制系统；其中，模拟供电系统包括：接收系统模拟电源和矢量传感器电源；信号接收预处理系统包括：第一可控增益放大器、带通滤波器、第二可控增益放大器和固定增益放大器；信号采集和处理控制系统包括：模数转换器、数模转换器、核心控制FPGA、SDRAM数据传输系统、PCI9054数据传输系统、RS232接口和DSP信号处理系统；核心控制FPGA包括：数模转换逻辑模块、模数转换逻辑模块、PCI9054逻辑模块、SDRAM逻辑模块、DSP逻辑模块；SDRAM数据传输系统包括SDRAM1模块、SDRAM2模块；所述系统的连接关系如下：矢量传感器、信号转接盒、第一可控增益放大器、带通滤波器、第二可控增益放大器、固定增益放大器、模数转换器、模数转换逻辑模块、DSP逻辑模块、SDRAM逻辑模块、PCI9054逻辑模块、数模转换逻辑模块、数模转换器依次连接，数模转换器还与第二可控增益放大器、第一可控增益放大器连接，DSP逻辑模块与DSP信号处理系统连接，SDRAM逻辑模块分别与SDRAM1模块、SDRAM2模块连接，PCI9054逻辑模块通过PCI9054数据传输系统与实时控制计算机连接，模数转换逻辑模块通过RS232接口与控制信号转接线连接，实时控制计算机与控制信号转接线连接，接收系统模拟电源与信号接收预处理系统连接，矢量传感器电源与信号转接盒连接；所述系统的工作流程如下：（1）系统上电，接收系统模拟电源给信号接收预处理系统供电，矢量传感器电源通过信号转接盒给前放信号调理系统供电；（2）操作实时控制计算机将增益控制码通过PCI9054数据传输系统发送给核心控制FPGA内部的PCI9054逻辑模块；同时，实时控制计算机通过控制信号转接线将同步信号发送给RS232接口，RS232协议电路对同步信号进行电平转换，并将转换得到的TTL电平同步信号传输给核心控制FPGA内部的模数转换逻辑模块；（3）核心控制FPGA内部的PCI9054逻辑模块通过数模转换逻辑模块将来 自实时控制计算机的增益控制码传输给数模转换器，转至步骤（4）；核心控制FPGA内部的模数转换逻辑模块根据来自RS232接口的TTL电平同步信号，控制模数转换器进行模数转换，转至步骤（11）；（4）数模转换器将来自核心控制FPGA内部的PCI9054逻辑模块的增益控制码的数字信号转换成模拟信号，并产生一对差分信号，将所述差分信号传输给第一可控增益放大器和第二可控增益放大器，进行增益控制；（5）接步骤（1）矢量传感器接收海底回波信号，将信号进行声电转换后发送给信号转接盒；（6）信号转接盒将来自矢量传感器的信号上传给第一可控增益放大器；（7）接步骤（4）和（6），第一可控增益放大器根据来自数模转换器的增益控制码模拟信号，对来自信号转接盒的信号进行一级增益放大，并将信号发送给带通滤波器；（8）带通滤波器对来自带通滤波器的信号进行滤波，滤除有用频段以外的信号，并将信号发送给第二可控增益放大器；（9）接步骤（4）和（8），第二可控增益放大器根据来自数模转换器的增益控制码模拟信号，对来自带通滤波器的信号进行二级增益放大，并将信号发送给固定增益放大器；（10）固定增益放大器将来自第二可控增益放大器的信号进行固定增益的放大处理，将信号最终放大到模数转换器能够接收的电压幅值以内，并将信号发送给模数转换器；（11）接步骤（3）和（10），模数转换器根据来自核心控制FPGA内部的模数转换逻辑模块的控制信号，开始将来自固定增益放大器的模拟信号转化为数字信号，并将信号发送给核心控制FPGA内部的模数转换逻辑模块；（12）模数转换逻辑模块使用核心控制FPGA内部的I/O接口将来自模数转换器的数字信号发送给核心控制FPGA内部的DSP逻辑模块，DSP逻辑模块使用核心控制FPGA内部的I/O接口将来自核心控制FPGA内部的模数转换逻辑模块的数字信号发送给DSP信号处理系统；（13）DSP信号处理系统对来自核心控制FPGA内部的DSP逻辑模块的数字信号根据不同的功能需要进行实时处理，并将处理得到的大量数据传输给核心控制FPGA内部的DSP逻辑模块，接着传输给核心控制FPGA内部的SDRAM 逻辑模块，并立即将数据传送给SDRAM数据传输系统进行存储，此处使用两片SDRAM数据传输的乒乓模式，即：第一个缓冲周期，由SDRAM逻辑模块将DSP逻辑模块传送过来的数据写入SDRAM1模块内；第二个缓冲周期，由SDRAM逻辑模块将DSP逻辑模块传送过来的数据写入SDRAM2模块内，同时由SDRAM逻辑模块将第一个缓冲周期内存储至SDRAM1模块内的数据读出；在第三个缓冲周期，通过SDRAM逻辑模块进行切换，将DSP逻辑模块传送过来的数据写入SDRAM1模块内，同时将第二个缓冲周期存储至SDRAM2模块内的数据读出，如此循环；设数据传输速率为v，一个缓冲周期的时间为t，SDRAM1模块、SDRAM2模块的存储容量均为G，满足v×t≤G；（14）SDRAM逻辑模块使用核心控制FPGA内部的I/O接口读取SDRAM数据传输系统内的存储数据，传输给核心控制FPGA内部的PCI9054逻辑模块进行时序控制、数据传输逻辑操作，PCI9054逻辑模块使用核心控制FPGA内部的I/O接口控制PCI9054数据传输系统把数据传输给实时控制计算机进行存储。