[发明专利]用于架构不同核的线程迁移支持

摘要

根据一个实施例，处理器包括：多个处理器核，用于执行多个线程；共享存储设备，通信地耦合至多个处理器核；功率控制单元(PCU)，通信地耦合至多个处理器核，该PCU用于在不需要任何软件(SW)干预的情况下，确定是否应当将正在由第一处理器核执行的线程迁移到第二处理器核；以及迁移单元，响应于从PCU接收到迁移线程的指令，该迁移单元用于：将第一处理器核的架构状态的至少部分存储在共享存储设备中；并且在不需要任何SW干预的情况下，将该线程迁移到第二处理器核，使得该第二处理器核在SW不知晓的情况下，基于来自共享存储设备的架构状态，继续执行该线程。 1

主权项

1.一种处理器，包括：

多个处理器核，用于执行多个线程；

共享存储设备，通信地耦合至所述多个处理器核；

功率控制单元PCU，通信地耦合至所述多个处理器核，所述PCU用于在不需要任何软件SW干预的情况下，确定是否应当将正在由第一处理器核执行的线程迁移到第二处理器核；以及

迁移单元，响应于从所述PCU接收到迁移所述线程的指令，所述迁移单元用于：将所述第一处理器核的架构状态的至少部分存储在所述共享存储设备中；并且在不需要任何SW干预的情况下，将所述线程迁移到所述第二处理器核，使得所述第二处理器核在所述SW不知晓的情况下，基于来自所述共享存储设备的所述架构状态，继续执行所述线程，其中，所述迁移单元进一步配置成用于：使所述第二处理器核上电；在所述第二处理器核中恢复所述第一处理器核的被存储的架构状态，其中，所述恢复所述第一处理器核的被存储的架构状态与将所述第一处理器核的微架构状态的至少部分存储在所述第一处理器核的本地存储器中并行地发生；以及在已将所述微架构状态存储在所述本地存储器中之后，使所述第一处理器核失电，使得所述线程的所述迁移对发起所述线程的所述SW是透明的。

2.如权利要求1所述的处理器，其特征在于，被存储的架构状态包括高级可编程中断控制器APIC寄存器的信息，所述APIC寄存器包括所述第一处理器核的本地APIC标识符ID寄存器、本地向量表寄存器、中断请求寄存器和服务中寄存器。

3.如权利要求1所述的处理器，其特征在于，被存储的架构状态包括所述第一处理器核的通用寄存器、控制寄存器和共享模型专用寄存器的信息。

4.如权利要求1所述的处理器，其特征在于，所述迁移单元进一步配置成用于：阻止所述第一处理器核的中断，并且将所述第一处理器核的中断重定向到所述第二处理器核。

5.如权利要求1所述的处理器，其特征在于，所述第一处理器核和所述第二处理器核是不同类型的核。

6.如权利要求1所述的处理器，其特征在于，所述PCU根据线程的可扩展性和可用于所述处理器的热预算来确定是否应当迁移所述线程。

7.一种方法，包括：

在不需要任何软件SW干预的情况下，确定是否应当将正在由第一处理器核执行的线程迁移到第二处理器核；

响应于确定应当迁移所述线程，将所述第一处理器核的架构状态的至少部分存储在共享存储设备中；

在不需要任何SW干预的情况下，将所述线程迁移到所述第二处理器核，使得所述第二处理器核可在所述SW不知晓的情况下，基于来自所述共享存储设备的所述架构状态，继续执行所述线程；以及

使所述第二处理器核上电；在所述第二处理器核中恢复所述第一处理器核的被存储的架构状态，其中，所述恢复所述第一处理器核的被存储的架构状态与将所述第一处理器核的微架构状态的至少部分存储在所述第一处理器核的本地存储器中并行地发生；以及在已将所述微架构状态存储在所述本地存储器中之后，使所述第一处理器核失电，使得所述线程的所述迁移对发起所述线程的所述SW是透明的。

8.如权利要求7所述的方法，其特征在于，被存储的架构状态包括高级可编程中断控制器APIC寄存器的信息，所述APIC寄存器包括所述第一处理器核的本地APIC标识符ID寄存器、本地向量表寄存器、中断请求寄存器和服务中寄存器。

9.如权利要求7所述的方法，其特征在于，被存储的架构状态包括所述第一处理器核的通用寄存器、控制寄存器和共享模型专用寄存器的信息。

10.如权利要求7所述的方法，其特征在于，进一步包括：阻止所述第一处理器核的中断，并将所述第一处理器核的中断重定向到所述第二处理器核。

11.如权利要求7所述的方法，其特征在于，所述第一处理器核和所述第二处理器核是不同类型的核。

12.如权利要求7所述的方法，其特征在于，基于线程的可扩展性和可用于所述处理器的热预算来确定是否应当迁移所述线程。

13.一种系统，包括：

互连；

动态随机存取存储器DRAM，所述DRAM耦合至所述互连；以及

处理器，耦合至所述互连，所述处理器包括：

多个处理器核，用于执行多个线程；

共享存储设备，通信地耦合至所述多个处理器核；

功率控制单元PCU，通信地耦合至所述多个处理器核，所述PCU用于在不需要任何软件SW干预的情况下，确定是否应当将正在由第一处理器核执行的线程迁移到第二处理器核；以及

迁移单元，响应于从所述PCU接收到迁移所述线程的指令，所述迁移单元用于：将所述第一处理器核的架构状态的至少部分存储在所述共享存储设备中；并且在不需要任何SW干预的情况下，将所述线程迁移到所述第二处理器核，使得所述第二处理器核在所述SW不知晓的情况下，基于来自所述共享存储设备的所述架构状态，继续执行所述线程，其中，所述迁移单元进一步配置成用于：使所述第二处理器核上电；在所述第二处理器核中恢复所述第一处理器核的被存储的架构状态，其中，所述恢复所述第一处理器核的被存储的架构状态与将所述第一处理器核的微架构状态的至少部分存储在所述第一处理器核的本地存储器中并行地发生；以及在已将所述微架构状态存储在所述本地存储器中之后，使所述第一处理器核失电，使得所述线程的所述迁移对发起所述线程的所述SW是透明的。

14.如权利要求13所述的系统，其特征在于，被存储的架构状态包括高级可编程中断控制器APIC寄存器的信息，所述APIC寄存器包括所述第一处理器核的本地APIC标识符ID寄存器、本地向量表寄存器、中断请求寄存器和服务中寄存器。

15.如权利要求13所述的系统，其特征在于，被存储的架构状态包括所述第一处理器核的通用寄存器、控制寄存器和共享模型专用寄存器的信息。

16.如权利要求13所述的系统，其特征在于，所述迁移单元进一步配置成用于：阻止所述第一处理器核的中断，并且将所述第一处理器核的中断重定向到所述第二处理器核。

17.如权利要求13所述的系统，其特征在于，所述第一处理器核和所述第二处理器核是不同类型的核。

18.如权利要求13所述的系统，其特征在于，所述PCU根据线程的可扩展性和可用于所述处理器的热预算来确定是否应当迁移所述线程。

19.一种设备，包括用于执行权利要求7‑12中任意一项所述的方法的装置。

20.一种系统，包括：

互连；

处理器，耦合至所述互连，所述处理器用于执行如权利要求7‑12中任意一项所述的方法；以及

动态随机存取存储器DRAM，耦合至所述互连。

21.一种机器可读介质，包括存储在所述机器可读介质上的多条指令，所述多条指令当被执行时使计算设备执行如权利要求7‑12中任一项所述的方法。